1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,我正在使用设备xc7vx690t-2ffg1927的简单程序测试FPGA。
我在生成比特流时遇到错误。 位26:Bitgen仅支持DRC,但不支持此设备上的位流生成。 如果在获取运行bitgen的许可证时遇到问题,或者设计针对的是早期访问设备,则会出现这种情况。 请在这件事上给予我帮助 |
|
相关推荐
2个回答
|
|
嗨,
如果您拥有试用许可证或设计针对的是早期访问设备,则可能会发生此类错误。 这是试用许可证的有效错误,因为试用许可证无法生成位。 问候, 赛义德 -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
您可以浏览以下答案记录(AR#37807)。
我希望它能帮助你克服错误。 http://www.xilinx.com/support/answers/37807.htm -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1172浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 17:07 , Processed in 1.072712 second(s), Total 47, Slave 41 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号