完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我们只是实现了函数和接口序列，但内存空间非常小。
然后我们可以添加一些测试功能来验证另一个芯片中“DDR3PHY”侧的功能.DDR CK为800MHz，内部功能逻辑工作在200MHz。 我不确定这是否可行.....经验丰富的人请帮忙分析一下 |
|
|
|
|
|
嗨，
小内存密度似乎很好。 在这种情况下，您的IO应该以1600Mbps运行，并且您需要像DDR3芯片那样进行所有预取，地址解码。 请通过以下相关主题获取更多输入。 http://forums.xilinx.com/t5/New-Users-Forum/DDR3-DQ-Capture-using-FPGA/td-p/361259 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1117浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1495
评论
淘帖
1547
