完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好，
PCB设计指南要求使用47uF电容器，表2.4中建议陶瓷电容器具有非常奇怪的特性，包括50mOhm的最小ESR和不存在的Murata部件号。 （至少，村田制作所的网站上限搜索不了解推荐的GRM43ER61A476KE19L部分）。 ESR值似乎不稳定，因此有必要了解Vccaux / Vcco在7系列设备中解除稳定性等方面的实际经验。 可能是来自Xilinx员工的人可以用表2.4值清除情况吗？ WBR， 谢尔盖 
0
|
|
相关推荐
5个回答
|
|
|
F，
检查它。 我们已经开始指定最小ESR，因为一些电容具有非常低的ESR，并且导致一些寄生谐振，如果它以恰好错误的频率发生，可以被用户的设计激发。 如果您正在设计自己的电路板，那么您可以使用工具分析配电系统，并找到所选组件的问题。 我们的建议适用于那些没有配电工程的人，并且打算成为所有电路板90％以上的解决方案。 由于这个原因，他们过于保守。 当我发现文件中是否有任何拼写错误时，我会发帖。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
奥斯汀，谢谢你的回复，我理解将ESR指定为一系列值的原因，但是相对高电容的陶瓷电容（设计低esr）和50 mOhm的最小ESR的组合似乎是相互排斥的所以我'
我要求澄清.TIA，谢尔盖 |
|
|
|
|
|
谢尔盖
还没有收到回音，但可以设计一个具有这些特性的电容器（最小ESR）。 我会让你知道零件编号到底是什么，并确认规格。 它不是新的，因此所有用户指南都应该有相似的文字。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
谢尔盖
没有听到任何回复（很可能这些是数字）。 就像我说的那样，这些都是建议，如果您选择的时钟和布局没有激发自谐振，那么您不需要关心最小ESR。 奥斯汀 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1287浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1524
评论
淘帖
2110
