1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试实现在Xilinx网站上为VC707板提供的MIG示例设计。 我有两种错误 - ConstraintSystem:59 - 约束[ipcore_dir / mig_7series_v1_8 / user_design / constraints / mig_7series_v1_8.ucf(216)]:未找到INST“u_ddr3_infrastructure / plle2_i”。 请验证:1。 指定的设计元素实际上存在于原始设计中。 指定的对象在约束源文件中拼写正确。 NgdBuild:604 - 无法解析类型为“ddr_ila_basic”的逻辑块“CHIPSCOPE_INST.u_ddr_ila_basic”。 引脚名称拼写错误可能导致此问题,缺少edif或ngc文件,块名称与edif或ngc文件名之间的大小写不匹配,或者类型名称的拼写错误。 目标'virtex7'不支持符号'ddr_ila_basic'。 谢谢。 |
|
相关推荐
1个回答
|
|
解决了这个问题!
万一有人遇到同样的事情 - 1.阅读文件ddr2_ddr3_chipscope.v中的注释,它需要.ngc文件。 根据需要生成这些核心并包含ngc文件。 2. http://forums.xilinx.com/t5/MIG-Memory-Interface-Generator/MIG-instantiation-templates-and-other-bugs/td-p/275622 3.之后bitgen给出问题,检查 http://www.xilinx.com/support/answers/41615.htm |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1150浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 20:44 , Processed in 1.297407 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号