完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
FPGA上的RAM逻辑可以通过两种方式实现 - 分布式RAM-在这种情况下，FPGA使用片来构建RAM。
切片可用于在FPGA中构建任何同步或异步逻辑。块RAM- FPGA具有硬RAM块。 .bit文件（编程文件）将根据我们的代码配置此硬块。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
|
嗨，
有关Ditributed与Block RAM的差异，请参阅以下链接。 http://forums.xilinx.com/t5/Embedded-Development-Tools/difference-between-distributed-and-block-ram/td-p/81867 有关资源及其功能的详细信息，请浏览相应的设备用户指南。 http://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 希望这可以帮助。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
你遗漏了内存用户指南：
http://www.xilinx.com/support/documentation/user_guides/ug473_7Series_Memory_Resources.pdf Xilinx在单个数据手册中将所有信息打印在FPGA上已有很长一段时间了。 查看包括用户指南在内的可用文档以获得完整图片非常重要。 有关所有7系列文档，请参阅此页面。 - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1120浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2318
评论
淘帖
2329
