完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
|
7系列
FPGA似乎需要clk信号叫做PLL0OUTREFCLK和PLL1OUTREFCLK，看来
在通过PLL之前成为GTREFCLK。 根据UG482 7Series GTP收发器，这些时钟需要分别连接到PLL0REFCLK和PLL1REFCLK。 现在的问题是：我可以使用这些信号作为面料的时钟吗？ GT Wizzard将这些信号用作GT0_PLL0OUTREFCLK_OUT和GT0_PLL1OUTREFCLK_OUT。 我尝试直接使用它们并使用BUFR，BUFMR和BUFBUFG，但所有这些似乎都不可路由。 拥有一个不是由PLL生成的时钟而不需要FPGA上的额外时钟输入会很好。 那可能吗？ 最好的祝福和感谢任何信息， 彼得 
0
|
|
相关推荐
7个回答
|
|
|
结账图2-4。
似乎可以将外部refclk直接路由到pll0 / 1refclk引脚，并将它们作为txoutclk / rxoutclk从通道块输出到织物。 这是你想要的吗？ - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
彼得，嗨，这是不可能的。
您无法将PLL1OUTREFCLK驱动到fabric.Instead您可以使用TXOUTCLK / RXOUTCLK来驱动结构逻辑。请参阅http://www.xilinx.com/support/documentation/user_guides/ug482_7Series_GTP_Transceivers.pdfRegards的图2-4。 克里希纳 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
|
HiKrishna，
谢谢您的回答。 当GTP复位时，IsTXOUTCLK是否稳定？ 我将TXOUTCLKSEL设置为TXOUTCLKPMA。 或者是否可以在结构中使用IBUFDS_GTE2？ 图3-20似乎表明这是可能的。 我问的原因是我的设计只有MGTREDCLK作为时钟源，并且希望有一个即使在GTP复位时也能保持稳定的时钟。 再次感谢， 彼得 |
|
|
|
|
|
嗨克里希纳，
那IBUFDS_GTE2的ODIV2输出怎么样？ 图3-19表明可以选择在Logic中使用IBUFDS_GTE2输出， 和表2-1说明IBUFDS_GTE2的“ODIV2”可以使用“Hrow路由”路由到BUFG 你能解释一下这是否真的可能吗？ 怎么可能这样呢？ 只需在ODIV2和织物之间即时弹出BUFG似乎不会路由。 再次感谢你， 彼得 |
|
|
|
|
|
通过ODIV通过IBUFDS_GTE2路由REFCLK的副本应该有效。
|
|
|
|
|
|
在Artix设备中，IBUFDS_GTE2的ODIV2连接到哪个时钟元件？
我无法使用任何类型的时钟缓冲区（BUFR，BUFG和BUFMR无效） 在一本手册中，它表示它连接到BUFG_GT，但Artix设备中没有BUFG_GT？ 谢谢， 彼得 |
|
|
|
|
|
更新：IBUFDS_GTE2的ODIV2通过BUFG路由到结构。
因此，该信号应该是一个稳定的时钟，不通过FPGA内的任何PLL，始终可用，独立于GTP复位，不应该吗？ 再次感谢， 彼得 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2281 浏览7 评论
2694 浏览4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2176 浏览9 评论
3250 浏览0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2321 浏览15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
582浏览1评论
1650浏览1评论
145浏览1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2299浏览0评论
612浏览0评论
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1647
评论
淘帖
1450
