1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
澄清:AC耦合帽的RX侧
|
|
|
|
R,
取决于工作周期。 我会使用信号完整性工具和我们的IBIS模型来模拟它。 电容耦合数据信号可能不起作用,因为DC电平不会由于占空比变化而恢复。 为了获得最佳信号完整性,始终建议将终端尽可能靠近接收器放置,最好使用内部终端。 http://www.xilinx.com/products/technology/signal-integrity/ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
感谢您的回复---这些是19.44MHz时钟输出,占空比接近50/50。
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1157浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 02:08 , Processed in 1.344374 second(s), Total 77, Slave 61 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号