完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我有一个来自2.5V LVDS时钟缓冲器的时钟（http://www.onsemi.com/pub_link/Collateral/MC100EP210S-D.PDF），我想在FPGA中使用它。 时钟连接到Artix-7上HR bank中的CC引脚，VCCO = 1.8V。 由于HR bank仅支持LVDS_25，需要VCCO为2.5V，因此我增加了一个外部终端电阻。 问题： 可以直接将时钟缓冲器的输出连接到HR库吗？ 我需要在FPGA的输入端添加交流耦合电容和直流偏置电阻吗？ 谢谢 
0
|
|
相关推荐
4个回答
|
|
|
>由于HR银行仅支持LVDS_25，这要求VCCO为2.5V
这是真正的输出，但输入可以是HR库中1.5到3.3V的任何VCCO，除了以下情况...... >我添加了一个外部终端电阻。 是的，使用内部DIFF_TERM功能要求HR bank中的VCCO为2.5V，因此您需要添加外部电阻。 >将时钟缓冲器的输出直接连接到HR库是否可以？ 是的，因为输入引脚看到的绝对电压不会超过1.8V的VCCO。 >我是否需要在FPGA的输入端添加交流耦合电容和直流偏置电阻？ 不，只是差分终端电阻。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
对不起，链接到时钟缓冲区：http：//www.onsemi.com/pub_link/Collateral/MC100EP210S-D.PDF
|
|
|
|
|
|
请查看UG471表Vcco和每个支持的I / O标准的Vref要求。
注1回答你的问题： LVDS_25标准的DifferentialINPUTS可以放置在Vcco电平不同于输出所需电平的存储体中。 在某些情况下，可能需要为交流耦合和直流偏置引脚提供外部电路。 问候， 结 |
|
|
|
|
|
>由于HR银行仅支持LVDS_25，这要求VCCO为2.5V
这是真正的输出，但输入可以是HR库中1.5到3.3V的任何VCCO，除了以下情况...... >我添加了一个外部终端电阻。 是的，使用内部DIFF_TERM功能要求HR bank中的VCCO为2.5V，因此您需要添加外部电阻。 >将时钟缓冲器的输出直接连接到HR库是否可以？ 是的，因为输入引脚看到的绝对电压不会超过1.8V的VCCO。 >我是否需要在FPGA的输入端添加交流耦合电容和直流偏置电阻？ 不，只是差分终端电阻。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1115浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2228
评论
淘帖
1636
