1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用kintex-7 xc7k325tffg900-2配置显示器GTX rx(不带8b / 10解码),下面配置:线速为2.7 Gbps,参考时钟为135m,无编码,外部和内部数据宽度为20位DRP时钟为
60位RX bufferRXUSRCLK源是RXOUTCLKno逗号检测工具是vivado,版本是2013-03 在modelsim仿真中,我发现GTX rx cdrlock无法锁定,它总是每6-7 clk_135m周期无效。 GTX的哪个设置会影响rx cdrlodk? |
|
相关推荐
1个回答
|
|
收到的数据还可以,但rxcdrlock总是无效!
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1158浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 05:22 , Processed in 1.198811 second(s), Total 46, Slave 40 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号