1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我一直在尝试将DSP48E1原语用于具有自动终端计数重置的计数器。
大部分工作都很好,但我看到的一个问题是我无法让DSP48E1进行模式检测0.如果我将C输入设置为48'd0,则在P =开始时PATTERNDETECT不会被断言 48'd0。 如果我能使它正常工作,这个功能对我有用,并且期望它工作似乎并不合理。 我希望我只是缺少一些简单的东西。 我现在有一个解决方法,但想更好地理解这一点。 顺便说一下,我也试过使用COUNTER_TC_MACRO(这是我最初发现这个问题的方法),但它增加了额外的组合逻辑和RST输入(即使宏模板包含RST输入的这个注释:“// 1位 高电平有效同步复位“)。 这个额外的逻辑使宏不适用于我的应用程序。 |
|
相关推荐
2个回答
|
|
我之前没有尝试过检测0。
通过“开头”,你的意思是重置? 我不希望这个工作。 尝试将输出从0移开然后再返回0,看看是否有效。 如果是,请在复位时添加逻辑,以便在复位时创建伪模式检测。您是否尝试过PBD(PATTERN B DETECT)? |
|
|
|
“开头”是指复位释放后,DSP P输出在第一次计数之前仍为48'd0(至48'd1)。
我也不希望在复位处于活动状态时看到任何活动状态输出(并且可能在此后不久由于某些流水线操作)。 通过对DPS48E1用户指南的一些检查,我现在看到问题所在。 PATTERNDETECT和PATTERNBDETECT输出已注册。 所以我不能指望他们在使用我当前的配置重置后才能检测到0。 断言这些状态信号的相同时钟使能周期将P输出增加到非零值(即,远离C输入上的模式)。 这些模式检测状态信号必须在P的下一个值上运行。因此,P中的值必须转换到C输入上的值才能被检测到。 所以我不能直接用它来检测C输入的任意限制,包括0.由于“RESET_MATCH”功能没有被CEP选通,这一点变得更加复杂。 我现在在DSP48周围有一些额外的逻辑来完成我的需要。 我只是想更好地理解潜在的问题。 |
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1192浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 07:17 , Processed in 1.365128 second(s), Total 80, Slave 64 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号