完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
2490
|
你好，
我使用带有XC7K160T的ISE 14.7在布局布线步骤中出现“Route：471”错误。 完整的错误消息显示： 错误：路线：471 - 这种设计是不可行的。 路由器不会继续。 要评估此问题，请使用FPGA_editor。 下面列出的网络无法路由：不可路由的网络：fclk_pUnrouteable Net：fclk_pUnrouteable Net：adc_data_outUnrouteable Net：adc_data_out 在我的代码中注释掉了不同的模块和子模块，我认为这个问题与ISERDESE2原始.D端口有关。 所有四个信号都使用IBUFDS_DIFF_OUT原语，所以我认为他们不应该在连接到.D端口时遇到问题（正如我在不同的论坛帖子中看到的那样）。 如果有人对如何解决这个问题有任何建议，请告诉我！ ithink我附上了必要的文件。 埃里克 dpp8_tgs_v2.ncd 267 KB dpp8_tgs_v2.pcf 80 KB 
0
|
|
相关推荐
3个回答
|
|
|
使用正确的连接实例化ISERDESE2可以解决问题。
此外，将在ISE 14.X中添加LIT DRC检查以通知错误的连接。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
umamahe写道：
使用正确的连接实例化ISERDESE2可以解决问题。 此外，将在ISE 14.X中添加LIT DRC检查以通知错误的连接。 我不确定这里的'正确连接'是什么意思。 我确实拥有直接来自IOB的所有ISERDESE2 .D端口输入，所以至少应该没问题。 我在SDR模式下使用两个ADC通道，以最简单的ISERDESE2设置捕获数据的正边沿和负边沿（处于DDR模式）。 我实例化或连接信号的方式有什么问题吗？DRC检查何时会被添加？ |
|
|
|
|
|
作为参考，我的ISERDESE2实例化如下：
idesere2_0：ISERDESE2 通用地图（ DATA_RATE =>“SDR”， DATA_WIDTH => 4， INTERFACE_TYPE =>“网络”， NUM_CE => 1， SRVAL_Q1 =>'0'， SRVAL_Q2 =>'0'， SRVAL_Q3 =>'0'， SRVAL_Q4 =>'0' ） 港口地图（ - 输入 D => fclk， DDLY =>'0'， OFB =>'0'， BITSLIP => bitslip_int（0）， CE1 => ce， CE2 =>'0'， RST => rst， CLK => dclk（0）， CLKB =>'0'， CLKDIV => dclkdiv（0）， CLKDIVP =>'0'， OCLK =>'0'， OCLKB =>'0'， DYNCLKDIVSEL =>'0'， DYNCLKSEL =>'0'， SHIFTIN1 =>'0'， SHIFTIN2 =>'0'， - 产出 O =>打开， Q1 => f0（7）， Q2 => f0（6）， Q3 => f0（5）， Q4 => f0（4）， Q5 => f0（3）， Q6 => f0（2）， Q7 => f0（1）， Q8 => f0（0）， SHIFTOUT1 =>打开， SHIFTOUT2 =>打开 ）; |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1172浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1466
