1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在使用Zynq-7000,选择欲望频率,我知道我应该使用-g ConfigRate,
但这些设置数字是什么意思?例如,默认数字是3,这意味着 频率是300KHz?谢谢 |
|
相关推荐
6个回答
|
|
是的,这些数字是'MHz',但要注意它们是非常频率的。
数据表显示预期的频率范围,在7系列设备中,为±50%。 因此,'3'可以是从1.5MHz到4.5MHz的任何值,并且在设计最坏情况时(例如,外部闪存支持的最大频率),这可能变得很重要。 Ken Chapman英国Xilinx主要工程师 在原帖中查看解决方案 |
|
|
|
你好@ furance921002,
该数字是CCLK频率的值,单位为MHz。 因此3表示CCLK频率为3 MHz。 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
非常感谢〜
|
|
|
|
你好@ furance921002,
通过将有用的帖子标记为解决方案来关闭线程 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
是的,这些数字是'MHz',但要注意它们是非常频率的。
数据表显示预期的频率范围,在7系列设备中,为±50%。 因此,'3'可以是从1.5MHz到4.5MHz的任何值,并且在设计最坏情况时(例如,外部闪存支持的最大频率),这可能变得很重要。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
谢谢〜
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1121浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 18:47 , Processed in 1.235102 second(s), Total 86, Slave 70 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号