完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
1476
|
大家好，
Vivado版本：15.2 FPGA：Artix 7 xc7a50t Aurora 8b / 10b IP v11.0（Rev 1） - 使用VHDL创建 车道：1 我最近一直面临着Aurora 8b / 10b IP的问题。 此IP中使用即时NFC。 光通信应该在50公里处工作。 使用15公里光纤电缆进行数据通信是成功的。 但是，当连接26 km光缆时，通道向上和向上通道不稳定。 它不断切换。 20公里的光缆经过测试，工作正常。 我一直在关注像AR＃64793，AR＃66963这样的老帖子，我尝试使用的是使用Aurora 8b / 10b v11.0（Rev 5）的Vivado v16.2，但结果相同。 请尽快告诉我解决方案。 提前致谢。 
0
|
|
相关推荐
7个回答
|
|
|
检查channel_up阶段的看门狗计数器是否已过期。
如果这是问题，请增加看门狗定时器宽度。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
|
|
查看此帖子https://forums.xilinx.com/t5/Networking-and-Connectivity/Aurora-soft-error-in-simulation/td-p/544261
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
谢谢Balkrishan的回复。
但是，在这种情况下，软错误很好。 一切都很完美，有15公里的电缆，但是26公里有以下观察： 1）由于极光协议的初始化有3个步骤，即通道初始化，信道绑定和信道验证，因此在信道验证步骤中会出现问题。 这在调试中观察到lane_up信号变高，此后我的channel_up变高，但是在一段时间之后，lane_upagain变低，之后channel_up也变低。 2）用于通信的波长为1270nm。 所以， λ= C * T 对于λ= 1270nm，C = 3×10 8 m / s，t = 4.23fs 链接延迟 因此，对于1270nm，t = 4.23fs 对于10公里，t = 33 us 对于20公里，t = 66 us 对于50公里，t = 166 us 参考。 振荡器= 125 MHz，时钟周期= 8 ns 管理10 Km = 4125的时钟周期数 管理50 Km = 20625的时钟周期数 是否有可能在更长的长度上补偿这么多的链路延迟？ 由于电缆长度增加，链路延迟可能会增加。 谢谢。 |
|
|
|
|
|
检查channel_up阶段的看门狗计数器是否已过期。
如果这是问题，请增加看门狗定时器宽度。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
你好Venkata，
感谢您的回复。 我已尝试在channel_init_sm.vhd文件中增加看门狗定时器宽度（从16位到32位），但问题仍然存在。 我进一步调试它，发现channel_init_sm中的next_verify信号由于txver_count而变低。 此外，在符号解码器模块中，word_aligned_control_bits和Rx_sp_r信号给出错误输出。 我附上了观察到的信号图像。 请看看，如果我错过任何东西，请告诉我。 问候， Nirav |
|
|
|
|
|
似乎channel_up已经实现，但又丢失了。
请检查lane_init和channel_init状态机中的复位信号。还要监控热插拔电路。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1174浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1001
