PicoZed 7030接口LVDS 1.8V至2.5V LVDS LTC2323能实现吗？

3919 PicoZed

问答对人有帮助，内容完整，我也想知道答案 0 你好，我有一个ADC（LTC2323）2.5V LVDS，我将与LVDS 1.8接口。这有可能吗？我一直在努力寻找它，但感谢你的帮助，我没有得到答案 0
2020-8-6 10:33:28　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答举报王桂香相关推荐 • Altera cyclone V 芯片可以在同一个BANK 实现既使用LVDS信号又使用1.8V的单端么 6958 • 将LVDS输出驱动器连接到ZYNQ 7030的HP Bank的方法？ 2292 • 当Vcco为1.8V时，是否可以产生输出差分时钟/数据？ 2187 • AD9467 输出电平标准为"LVDS"，请问是否支持连接FPGA BANK1.8V，引脚约束为"LVDS"？ 6194 • LTC2270的性能怎么样？ 1305 • AD9434 LVDS可以和FPGA EP4CGX50的LVDS端口直接连接吗？ 383 • AD9467输出电平标准为LVDS，是否支持连接FPGA BANK1.8V？ 249 • 关于1.8V的LVDS电平标准的小白问题~~ 18546 • LVDS互连不包括Virtex-5和Virtex-7 2389 • 请问LVDS数据在HR库中是否能正常工作？ 1401 2个回答

答案对人有帮助，有参考价值 0 ST @ 510 如果Zynq - > ADC：检查Zynq的VOD，VOCM以及它们是否在ADC的VID，VICM范围内，那么你应该好好去。如果没有，你将需要交流耦合＆amp; 直流偏置电路与它们接口。对于ADC - > Zynq，反过来说 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。随意问，但快速搜索，以确保它还没有得到解答。保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- -------------------

2020-8-6 10:44:14 评论举报陈迪

答案对人有帮助，有参考价值 0 这个问题在论坛上被问了大约100次。无论用于为电路供电的电源轨，LVDS都指定约1.2V的共模电压和约0.2V峰值的摆幅。因此，对于FPGA的输入，只要存储体的Vcco高于大约1.4V的高逻辑电平，它就可以正常工作。对于来自FPGA的输出，Vcco需要匹配标准（HP组为1.8V或HR组为2.5V），并为任何符合LVDS标准的接收器提供适当的输出电平。 - Gabor

2020-8-6 10:51:56 评论举报杨玲