完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我需要将输出信号设置为LVDS，但在Vivado 2016.2中没有这样的选项。
我正在使用ZedBoard。 在Xilinx支持中写道，只需设置正差分端口就可以自动设置负数。 在文档中，JC1连接器由差分对组成。 我选择其中一个并在AB7引脚上设置输出。 我收到的信号不是差分信号，而是单端信号。 我该怎么做才能产生差分信号？ 
0
|
|
相关推荐
8个回答
|
|
|
Himilosz.malczak@gmail.com
在Xilinx支持中写道，只需设置正差分端口就可以自动设置负数。 我想这个陈述表明Zynq.Let'ssay的designto封装引脚的差分端口的定位，你的设计中有差分输出端口（例如，output_p和output_n），然后LOC输出_p到差分引脚的_P引脚（在你的情况下） ，它是AB7针） 关于你收到的信号问题不是差分，而是单端， 我认为您在设计中没有使用OBUFDS原语将单端输出转换为差分输出。 所以我建议你使用OBUFDS将输出（单端）转换为output_p＆amp; output_n（差分）然后LOC output_p到AB7引脚。 谢谢， 维奈 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
milosz.malczak@gmail.com除了上述内容，如果您注意到Zed板上的Bank 13的VCCO（您的引脚AB7所在）连接到3.3V固定。
对于LVDS_25（IO标准），您需要VCCO为2.5V。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
@ milosz.malczak@gmail.com
我怀疑是AB7引脚要么是“N”后缀引脚还是已经被代码的某些部分使用了。请检查封装引脚输出并掌握Zed板的ucf文件。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
因此，如果我想使用LVDS信号，我应该在哪里连接它？
|
|
|
|
|
|
milosz.malczak@gmail.com为了输出LVDS_25信号，需要连接到VCCO为2.5V的Bank。
不确定，但我相信Zedboard有几个可以调整电压的Bank。 您可以登记您的Zedboard Schematic。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
是的，但是差分连接器位于存储体13中，其连接到3.3。
|
|
|
|
|
|
那么你需要选择具有差分信号并支持lvds的lpc fmc连接器
|
|
|
|
|
|
milosz.malczak@gmail.com如上所述，关闭VADJ的Bank 34,35连接到FMC。
VADJ电压可由J18连接器设定。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1421浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3494
评论
淘帖
9087
