使用Artix7 200部件的大型设计怎么实现？

你好@ hphung
您使用的是最新的vivado 2016.1吗？
在手动复制IDELAYCTRL后，您能告诉我们完整的错误消息吗？
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

嗨Deepika，
我正在使用Vivado 2015.3
这就是我实例化8个IDELAYCTRL的方法，只是在这里显示2：
（* LOC =“IDELAYCTRL_X0Y0”）*）IDELAYCTRL IDLYCTRL_00（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）//
1位输入：高电平有效复位输入）;
（* LOC =“IDELAYCTRL_X0Y1”）*）IDELAYCTRL IDLYCTRL_01（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）//
1位输入：高电平有效复位输入）;
我锁定IDELAYCTRL的8个库对应于使用IDELAY2的8个IO库。
Vivado在放置过程中给出错误：
错误：[DRC 23-20]规则违规（PLIDC-7）IDELAYCTRL DRC检查 - 设计有多个未锁定和未分组的IDELAYCTRL实例。
请实例化延迟控制器（如果延迟值允许，则使用现有的延迟控制器）并对延迟实例应用适当的IODELAY_GROUP或LOC约束，或者仅为设计实例化一个延迟控制器，而不存在任何IODELAY_GROUP或LOC约束。
涉及的实例是：Deser / IDLYCTRL_00Deser / IDLYCTRL_01Deser / IDLYCTRL_02Deser / IDLYCTRL_03Deser / IDLYCTRL_10
感谢您查看这个。
HPhung

你好@ hphung
你能在这里分享所有8个IDELAYCTRL的实例化吗？
谢谢，
维奈
--------------------------------------------------
------------------------------------------您是否尝试在Google中输入问题？
？
如果没有，你应该在发布之前。
此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。

你好@ hphung
看起来下面的代码中有一个拼写错误，在Y0之后有一个额外的支撑。
你可以修改它，如下所示，看看它是否有帮助。
（* LOC =“IDELAYCTRL_X0Y0”）*）
至
（* LOC =“IDELAYCTRL_X0Y0”*）
如果这不起作用，请尝试在XDC文件中指定LOC约束。
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

啊哈，这是一个错字，谢谢你指出来。
我回去修改了所有的loc指令，这里是所有8个实例的修改版本：
（* LOC =“IDELAYCTRL_X0Y0”*）IDELAYCTRL IDLYCTRL_00（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）// 1
位输入：高电平有效复位输入）;
（* LOC =“IDELAYCTRL_X0Y1”*）IDELAYCTRL IDLYCTRL_01（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）// 1
位输入：高电平有效复位输入）;
（* LOC =“IDELAYCTRL_X0Y2”*）IDELAYCTRL IDLYCTRL_02（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）// 1
位输入：高电平有效复位输入）;
（* LOC =“IDELAYCTRL_X0Y3”*）IDELAYCTRL IDLYCTRL_03（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）// 1
位输入：高电平有效复位输入）;
（* LOC =“IDELAYCTRL_X1Y0”*）IDELAYCTRL IDLYCTRL_10（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）// 1
位输入：高电平有效复位输入）;
（* LOC =“IDELAYCTRL_X1Y1”*）IDELAYCTRL IDLYCTRL_11（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）// 1
位输入：高电平有效复位输入）;
（* LOC =“IDELAYCTRL_X1Y2”*）IDELAYCTRL IDLYCTRL_12（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）// 1
位输入：高电平有效复位输入）;
（* LOC =“IDELAYCTRL_X1Y3”*）IDELAYCTRL IDLYCTRL_13（.RDY（），// 1位输出：就绪输出.REFCLK（CLK_201），// 1位输入：参考时钟输入.RST（rst）// 1
位输入：高电平有效复位输入）;
不幸的是，Place过程仍然会出错，尽管与上次不同：
错误：[DRC 23-20]规则违规（PLIDC-1）IDELAYCTRL DRC检查 - 已发现IODELAY元素与IODELAY_GROUP'iodly_group_0'相关联，但没有与此IODELAY_GROUP关联的IDELAYCTRL。
HPhung

你好@ hphung
尝试将IODELAY_GROUP属性添加到IDELAYCTRL实例化。
见下面的快照（突出显示）：
谢谢，
维奈
--------------------------------------------------
------------------------------------------您是否尝试在Google中输入问题？
？
如果没有，你应该在发布之前。
此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。

你好@ hphung
当您手动复制IDELAYCTRL时，不需要在设计中的IODELAY实例上设置IODELAY_GROUP约束，只需删除IODELAY实例上存在的IODELAY_GROUP约束并查看它是否有帮助。
如果您无法编辑RTL以删除约束，则可以在XDC文件中将IODELAY_GROUP属性值设置为空字符串。
set_property IODELAY_GROUP“”[get_cells iodelay_instance_name]
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

你好@ hphung
那有用吗？
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

嗨Deepika，
我不确定Vinay的最新建议是什么意思。
我不确定我和他们有什么关系。
我应该只有一个IDELYCTRL实例，并将100多个IO端口分组到oneIODELAY_GROUP中，并将唯一的实例锁定到thisIODELAY_GROUP吗？
或者我应该根据实际设计有8IODELAY_GROUPs，然后实例化8IDELYCTRL并将其中的每一个锁定到eachIODELAY_GROUP？
谢谢。

你好@ hphung
您曾经提到过，当您只有一个IDELAYCTRL实例时，增量编译会出现一些问题，这是正确的吗？
请上传显示新错误的设计的post opt_design dcp（_opt.dcp位于.runs - > impl_1文件夹中）。
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

是的，这是正确的，但目前我还没有显示更多的dcp文件，我现在卡在另一个修复程序中，将再次运行该项目并显示错误文件，可能在下周初，
谢谢。

我有机会运行Inc. Comp。，但是DCP文件太大（27MB）所以我必须将它分成2个较小的文件并且发送twiceto发送文件。
希望你能得到它们。
QBF_128_opt.part1.rar 15360 KB

这是文件的第二部分。
QBF_128_opt.part2.rar 11676 KB

你好@ hphung
我将发送ezmove pacakge，请将DCP作为单个文件上传。
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

嗨Deepika，
应该已经将文件（QBF_128_opt.dcp）发送给您，谢谢。
HPHung

你好@ hphung
我没有使用您共享的DCP看到以下错误。
错误：[DRC 23-20]规则违规（PLIDC-1）IDELAYCTRL DRC检查 - 已发现IODELAY元素与IODELAY_GROUP'iodly_group_0'相关联，但没有与此IODELAY_GROUP关联的IDELAYCTRL。
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

嗨Deepika，
产生错误的过程是放置过程而不是优化过程。
放置过程失败，因此它不生成DCP文件，只生成选项。
过程做到了。
谢谢。
HPhung

你好@ hphung
我尝试在你分享的DCP上运行place_design，这成功地完成了。
我认为只有增量的布局和路线才能看到错误。
你能通过ezmove分享你正在使用的参考检查点吗？
您可以使用相同的ezmove链接上传文件。
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

嗨Deepika，
我已经通过EZmove将文件发送给您了，希望这次能够解决这个问题。
谢谢
HPhung