1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我正在使用zedboard创建一个AXI接口应用程序,以突发模式从ARM发送64字节数据到FPGA。 为此,我在vivado中创建了一个自定义AXI从站,选择它作为AXI FULL(因为AXI FULL支持突发传输)。 在我的vivado设计中,我使用AXI CDMA作为DDR RAM,BRAM以及定制从AXI的主设备。 zynq为AXI CDMA提供源地址,目的地址和字节数,然后适当地进行传输。 当我使用AXI CDMA进行转换时 1. DDR的一个内存到DDR的其他内存 2. DDR到BRAM 3. BRAM到DDR 在所有这些情况下,我能够进行突发传输,即我能够传输64个字节。 但是当我尝试将数据从BRAM / DDR传输到自定义axi slave时,问题就出现了。 我进行了测试以验证这一点: 我尝试使用AXI CDMA从DDRto自定义从站发送4个字节的数据,并且它正常工作。 但是当我增加要传输的字节数大于4时,它就会失败并且不起作用。 我仍然可以通过每次发送4个字节来工作,但这会极大地影响系统的效率。 那么有人可以告诉我哪里出错了或遗失了什么? 非常感谢任何建议。 |
|
相关推荐
2个回答
|
|
我没有查看完整的axi示例代码,但要验证的一件事是它接受您尝试发送的所有数据。
什么是内部地址解码? 它在哪里存储数据? 也许你需要增加其内部存储的大小。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
None
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1139浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 11:43 , Processed in 1.362205 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号