完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
797
|
我真的不明白ISERDES的级联是如何工作的。
我想做1:13反序列化，其中13位串行进入，我得到一个13位字。 当我阅读文档时，ISERDES级联只能产生1:10或1:14，** **不是** 1:10 **到** 1:14。 或者它能做到1:13吗？ 如果它可以做到1:13，你可以给我一些关于如何做的提示吗？ 如果没有，你是否有任何关于如何※※的想法（类似于7：1在DDR序列化中以14：1的方式完成）以实现我的目标？ 否则，我将不必使用ISERDES就可以设计完全自定义。 谢谢， 赫尔穆特 
0
|
|
相关推荐
6个回答
|
|
|
在ISERDES中执行1：N反序列化**允许**。
这将给我一个N位字的流.... 当然，只要您准备好处理“中间”频率，就可以使用它。 例如，如果您要在1：8反序列化模式下工作，那么您需要的时钟频率是传入比特率的1/8。 这将为您提供每时钟8位。 然后，您可以通过每个时钟增加8位的“爬行”来删除它们，并在有13位或更多可用的任何时钟上删除13位（并且当没有13位时生成时钟周期，禁用“有效”信号） 可用）。 这将为这个1/8频率时钟的每13个时钟中的8个提供一个新的“有效”13位字（这就是“变速箱”......）。 与反序列化一样，您必须注意成帧 - 确定哪13个连续位生成“字”（但如果您有来自串行设备的字时钟或帧信号，这相对容易）。 然后，您可以在整个数据路径中使用“有效”的1/8时钟继续工作，或者您可以使用时钟交叉FIFO以全时钟速率将数据传递到1/13速率时钟（即没有“有效” “） - 只要您可以对MMCM进行编程，精确地为您提供8x和13x时钟（13是一个奇怪的数字，时钟向导可能无法找到能够精确提供正确两个频率的乘法器和分频器的组合 ）。 Avrum 在原帖中查看解决方案 |
|
|
|
|
|
你不能在ISERDES中做到13：1。
即使是更高的反序列化（8级以上），你也只能使用DDR，所以即使是反序列化......所以你可以做2-8 SDR，以及2,4,6,8,10,14 DDR（而不是 问我为什么你不能做12 - 我从来没有得到一个合理的答案 - 你就是不能）。 因此，进行13：1反序列化的唯一方法是在传统的IOB触发器中（甚至不是IDDR，因为根据定义，13：1是SDR） - 并且具有显着的性能限制; 您将受到时钟网络频率（BUFG或BUFR）的限制，这取决于设备和速度等级可低至394MHz ...... Avrum |
|
|
|
|
|
Avrum，
谢谢你的简洁回答。 您能否考虑以下后续问题。 我昨天想到了这个。 在ISERDES中执行1：N反序列化**允许**。 这将给我一个N位字流。 随着时间的推移收集其中的13个单词，通过变速箱运行它们（我还没有理解细节或如何实现变速箱）。 从变速箱出来应该是每个13位的N个字。 这将是我想要的输出，**如果**我可以使变速箱与输入数据的原始1/13速率帧时钟同步。 为此，我可以使用一个小的离散逻辑，或者可能使用与原始1/13速率帧时钟锁相的PLL。 那么，你认为我有这个策略成功的机会吗？ 谢谢， 赫尔穆特 |
|
|
|
|
|
在ISERDES中执行1：N反序列化**允许**。
这将给我一个N位字的流.... 当然，只要您准备好处理“中间”频率，就可以使用它。 例如，如果您要在1：8反序列化模式下工作，那么您需要的时钟频率是传入比特率的1/8。 这将为您提供每时钟8位。 然后，您可以通过每个时钟增加8位的“爬行”来删除它们，并在有13位或更多可用的任何时钟上删除13位（并且当没有13位时生成时钟周期，禁用“有效”信号） 可用）。 这将为这个1/8频率时钟的每13个时钟中的8个提供一个新的“有效”13位字（这就是“变速箱”......）。 与反序列化一样，您必须注意成帧 - 确定哪13个连续位生成“字”（但如果您有来自串行设备的字时钟或帧信号，这相对容易）。 然后，您可以在整个数据路径中使用“有效”的1/8时钟继续工作，或者您可以使用时钟交叉FIFO以全时钟速率将数据传递到1/13速率时钟（即没有“有效” “） - 只要您可以对MMCM进行编程，精确地为您提供8x和13x时钟（13是一个奇怪的数字，时钟向导可能无法找到能够精确提供正确两个频率的乘法器和分频器的组合 ）。 Avrum |
|
|
|
|
|
阿夫鲁姆，谢谢。
我会去做。 顺便说一句，我意识到你结束了“这就是变速箱是什么”，我理解你在“抓取”之后的话，但是请定义你对“craw”一词的使用。 我不知道这意味着什么，成功谷歌太简短了。 它是首字母缩略词吗？ 别的什么？ 我只是在寻找一般定义，而不是技术细节。 也许是一个起源。 |
|
|
|
|
|
基本上我的描述是一个骗局。
当我们对它们进行重新分组时，craw是可以保存可变位数的存储。 在这种情况下，craw是12位宽，保持从0到12位的任何位置，我们还没有使用。 在每个时钟上，8个新位与craw中的位连接。 如果得到的比特数> = 13，则传递13比特，并且任何剩余比特保持在爬行中。 如果位数 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1180浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1641
