完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我有一个可以使用不同选项编译的设计。 这些选项具有不同数量的GTH端口（以及无效的宏）。 当没有使用TX端口时，在VHDL文件中我们对引脚进行三态（即在VHDL中：gth_pin_out_p） XDC文件确实分配了引脚位置： set_property PACKAGE_PIN V1 [get_ports {gth_pin_out_p}] set_property PACKAGE_PIN W4 [get_ports {gth_pin_out_n}] 我尝试将IOSTANDARD属性分配给HSTL_II_18，但第二个错误仍然存在（UCIO-1）并且引脚被移动。 那么在使用某些buildsthey时在XDC文件中分配这些内容的正确方法是什么？在某些其他情况下它们不是（两个版本都使用相同的XDC文件） 
0
|
|
相关推荐
8个回答
|
|
|
嗨@sesami，
关于该工具如何管理未使用的端口，2016.3发生了变化。 您是否可以尝试在RTL代码中未使用的输出端口上将属性IO_BUFFER_TYPE设置为“NONE” 或者你可以在tcl控制台中尝试以下开关： set_param logicopt.enableConstPropOnOBUFT 1 有关更多信息，请参阅AR＃68114。 希望有所帮助， 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
感谢@ florentw
这看起来很有希望，但我遇到了分配属性的另一个问题。 我需要将属性IO_BUFFER_TYPE仅应用于没有phy的数组的几个位，所以我尝试了以下但是我在规范中得到了“错误：[Synth 8-2148]非法名称”： qth_connection_gen：for i in 0 to（PHY_NUM-1）generate qth_has_phy_gen：if（GTH_PHY_MASK（i）='1'）生成 phy_rx_p_internal（ⅰ） 如您所见，数组的大小由泛型定义，这就是我需要数组的原因。 。 。 并且phy分配可以是非连续的，因此是比特掩码。 我不确定为什么Vivado拒绝为数组的特定信号分配属性，但它似乎就是这样。 还有其他建议吗？ 可以在XDC文件中完成的任何事情（不确定条件应用程序如何工作，因为它似乎不接受“if”语句）。 我也会尝试“set_param logicopt.enableConstPropOnOBUFT 1”，但我不愿意应用全局设置，因为我担心其他副作用（我甚至无法在任何文档中找到它） |
|
|
|
|
|
嗨@sesami，
是的，你可以尝试在xdc。 在这种情况下，此AR＃59134可能很有用。 希望有所帮助， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
感谢@ florentw
1）我尝试了“set_param logicopt.enableConstPropOnOBUFT 1”的建议。 在使用“read_vhdl”命令读取所有文件之后，在“synth_design”命令之前添加它。 。 。 它仍以同样的方式失败。 2）尝试向tcl文件添加代码，以便根据最新建议将IO_BUFFER_TYPE设置为NONE。 。 。 （a）在运行“write_bitstream”命令之前添加它。 。 。 以同样的方式失败; （b）在读完所有文件后，在“synth_design”命令之前添加它，但得到项目需要详细阐述和打开的错误; （c）在“synth_design”命令之后添加它...我可以看到设置坚持流程的其余部分，但是我得到与原始消息中相同的错误。 那么请告诉我在哪里添加IO_BUFFER_TYPE设置？ 注意 。 。 。 我正在使用非项目模式，并且在比特流生成期间发生错误。 此外，对于未使用的GTH信号，似乎没有考虑set_property PACKAGE_PIN，它们只是被移动到另一个引脚。 |
|
|
|
|
|
嗨@sesami，
如果我记得很清楚，你需要在合成后使用IO_BUFFER_TYPE。 然后做opt_design。 它是否在您的选项中启用？ 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
你好@ florentw
我把它放在“synth_design”之后，是的，运行了opt_design。 我甚至尝试删除三态赋值，以便那些引脚只被声明为输出端口，并且在XDC中具有PACKAGE_PIN属性，就是这样。 我验证了IO_BUFFER_TYPE属性是按预期分配的。引脚仍然移动到另一个非GTH引脚并获得OBUFT。 |
|
|
|
|
|
还有其他建议吗？
|
|
|
|
|
|
嗨@sesami，
我身边没有太多东西。 你可以尝试“set_param logicopt.enableConstPropOnOBUFT true”（版本之间可能存在1和true之间的差异）。 否则，您需要使用tcl脚本来检查端口何时未连接。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3070
评论
淘帖
258
