完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我试图弄清楚在应用程序映像损坏并且FPGA从黄金映像启动时fpga准备好之前需要多长时间。
我测量了它，但它比应用程序+ 1x黄金映像启动的3倍尝试更长。 我使用相同的时钟频率为黄金，因为用户图像是正确的？ 
0
|
|
相关推荐
5个回答
|
|
|
如果您使用的是Jtag配置，请检查完成引脚状态和日志文件，具体取决于多种因素，配置类型，目标设备，配置时钟等。
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
是的我可以测量它，但我还可以计算吗？
|
|
|
|
|
|
我想这次取决于第二张图片被破坏的方式。
如果映像如果基本上是正确的格式但包含一些错误的位，那么设备将配置但最后失败CRC测试。 正如预期的那样，加载一个好的图像需要同样的时间。 但是，如果图像严重损坏，截断或完全丢失，以便无法正常尝试配置设备，那么看门狗定时器将起作用，它将决定何时放弃尝试加载第二个图像并且 回到金色的形象。 可以在生成位流时定义定时器的超时周期（或者可以在执行MultiBoot时使用IPROG命令之前设置TIMER寄存器）。 有关计时器的更多信息，请参阅UG470的第116和145页。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
|
|
|
|
|
|
|
我建议你开始使用看门狗定时器;
这样你就可以有更明确的恢复时间。 如UG470的第137页所述，有4种不同的东西可以触发回退，因此它确实取决于损坏图像的性质以及是否使用看门狗定时器。 您当前没有使用看门狗定时器，因此规则一出。 由于您描述的腐败，我猜测它甚至不会在图像的末尾进行CRC，因为图像的末尾不存在。 我也怀疑它遇到了IDCODE错误，因为我怀疑图像的开头可能是Ok或完全丢失！ 这可能会留下地址环绕错误。 如果是这种情况，那么时间将取决于它试图从其开始加载第二图像的地址（即从那里到地址图的末尾有多远）和时钟频率。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1117浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1408
评论
淘帖
1723
