完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我有一个问题让我的约束正常工作。
我打开一个路由设计并转到我的计时错误。 我突出显示我想设置为错误路径的一个错误，并从弹出菜单转到错误路径部分。 我将假路径声明复制到TCL命令行框中，一切正常。 我将false path命令更改为report_timing并返回正确的信息。 该命令如下：set_false_path -setup -from [get_pins aurora_core / aurora_module_i / aurora_sim_i / inst / gt_wrapper_i / gt_txresetfsm_i / sync_tx_fsm_reset_done_int_cdc_sync / s_level_out_d3_reg_replica / C] -to [get_pins {u_mbs / status_reg0_reg [2] / D}]因此输入命令 进入TCL命令行工程文件。 如果我采用完全相同的命令并将其添加到我的XDC文件中，我会收到一条警告，说“没有引脚匹配。 为什么TCL命令行接受命令（并找到声明的引脚）但XDC文件不接受？ 马福 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
问题可能是“何时”应用这些命令......
在正常的项目设计流程中多次应用时序约束。 它们的第一次应用是在顶级合成期间。 目前，IP核不是设计的一部分。 如果约束包含对IP内核中元素的引用，则约束将失败并显示严重警告。 从路径中元素的名称来看，“-from”看起来像是极光核心...... 稍后再次应用约束（在实现之前）。 那时，完整的网表在内存中，包括IP内核。 只要在这里接受约束，那么一切都应该没问题...... 如果是这种情况，并且您想删除严重警告，则将此命令（以及其他类似命令）放在单独的XDC文件中，将其添加到项目中，并将其标记为仅在实现中使用（有可点击的） XDC文件的属性，用于确定要在哪个阶段使用）。 当然，我会说出我的惯常警告 - 你是否100％确定宣布这条路径是假的是合法的？ （并且只有-setup选项的set_false_path有点不寻常 - 为什么要禁用设置检查，而不是保持？） Avrum |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1109
评论
淘帖
3247
