大家好,
我希望这是我的问题的正确位置:
我使用的是定制板,Ar
tix 7(XC7A200T)以8 MHz运行。
我想调试我的信号,但是在8 MHz和最大值。
计数为131072,读数仅为16.348 ms。
为了获得更多,我使用时钟向导添加了较慢的时钟,以便在调试设置中使用它们,直到比特流生成一切正常,但是当涉及到调试时,我收到此警告:
open_hw_targetINFO:[Labtoolstcl 44-466]打开hw_target localhost:3121 / xilinx_tcf / Xilinx / 000013ca88c201set_property PROGRAM.FILE {D:/.../ Test_Components_SizeWSignals / Test_Components_SizeWSignals.runs / impl_1 / main.bit} [lindex [get_hw_devices] 0] set_property
PROBES.FILE {D:/.../ Test_Components_SizeWSignals / Test_Components_SizeWSignals.runs / impl_1 / debug_nets.ltx} [lindex [get_hw_devices] 0] current_hw_device [lindex [get_hw_devices] 0] refresh_hw_device [lindex [get_hw_devices] 0]警告:[Xicom
50-38] xicom:没有为CseXsdb从站类型指定的CseXsdb寄存器文件:0,cse驱动程序版本:0。从站初始化skipped.INFO:[Labtools 27-1434]设备xc7a200t(JTAG设备索引= 0)用一个设计编程
其中没有支持的调试核心。警告:[Labtools 27-3123]在用户扫描链1或3.Resolution处未检测到调试集线器核心:1。确保时钟连接到调试集线器(dbg_hub)
)core是一个自由运行的时钟,并且是活动的OR2。
使用-e“set xsdb-user-bscan”手动启动hw_server以检测用户扫描链2或4处的调试集线器。要确定用户扫描链设置,请打开已实现的设计并使用:get_property C_USER_SCAN_CHAIN [get_debug_cores dbg_hub]。
警告:[Labtools 27-1974]设备xc7a200t_0中编程的设计与探测文件D:/ Test_Components_SizeWSignals / Test_Components_SizeWSignals.runs / impl_1 / debug_nets.ltx之间不匹配。设备设计有0个ILA核心
和0 VIO核心。
探针文件有1个ILA内核和0个VIO内核。分辨率:1。使用正确的编程文件和相关的探针文件OR2重新编程设备。
转到设备属性并将正确的探测文件与已在device.set_property中编程的编程文件相关联.PROBES.FILE {D:/.../ Test_Components_SizeWSignals / Test_Components_SizeWSignals.runs / impl_1 / debug_nets.ltx} [lindex [get_hw_devices] 0]
set_property PROGRAM.FILE {D:/.../ Test_Components_SizeWSignals / Test_Components_SizeWSignals.runs / impl_1 / main.bit} [lindex [get_hw_devices] 0] program_hw_devices [lindex [get_hw_devices] 0] INFO:[Labtools 27-3164]启动结束
status:HIGHprogram_hw_devices:Time(s):cpu = 00:00:28;
逝去了= 00:00:28。
记忆(MB):峰值= 809.430;
gain = 1.039refresh_hw_device [lindex [get_hw_devices] 0]警告:[Xicom 50-38] xicom:没有为CseXsdb slave类型指定的CseXsdb寄存器文件:0,cse驱动程序版本:0。Slave初始化skipped.INFO:[Labtools 27-1434
]设备xc7a200t(JTAG设备索引= 0)的编程设计中没有支持的调试内核。警告:[Labtools 27-3123]用户扫描链1或3未检测到调试集线器内核。
解决方案:1。确保连接到调试集线器(dbg_hub)内核的时钟是一个自由运行的时钟并且处于活动状态OR2。
使用-e“set xsdb-user-bscan”手动启动hw_server以检测用户扫描链2或4处的调试集线器。要确定用户扫描链设置,请打开已实现的设计并使用:get_property C_USER_SCAN_CHAIN [get_debug_cores dbg_hub]。
警告:[Labtools 27-1974]设备xc7a200t_0中编程的设计与探测文件D:/ Test_Components_SizeWSignals / Test_Components_SizeWSignals.runs / impl_1 / debug_nets.ltx之间不匹配。设备设计有0个ILA核心
和0 VIO核心。
探针文件有1个ILA内核和0个VIO内核。分辨率:1。使用正确的编程文件和相关的探针文件OR2重新编程设备。
转到设备属性并将正确的探针文件与已在设备中编程的编程文件相关联。
我不知道我做错了什么。
我对Vivado很新,只是通过Xilinx培训材料并进行了一些简单的VHDL编码。
谁可以帮我这个?
任何想法,提示或解决方案都表示赞赏!
最好的祝福
0