完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好，
我使用的是Vivado 2016.4和Virtex 7 XC7VX485T FPGA。 我需要知道是否有一个选项可以禁用Aurora IP Core 8B / 10B中的时钟补偿功能。 我可以看到IP核心文件，但它们都是只读的。 谢谢， 马诺 
0
|
|
相关推荐
3个回答
|
|
|
你好@ manoj_xilinx，
Aurora 8B10B设计必须使用时钟补偿模块。 Aurora 8B10B中有热插拔逻辑，它基于接收的时钟补偿字符。 CC字符的接收表示健康链接。 如果在预定时间内没有接收到时钟补偿字符，则热插拔逻辑重置核心和收发器。 因此，这种热插拔逻辑必须具有可预测的链路性能。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 在原帖中查看解决方案 |
|
|
|
|
|
你好@ manoj_xilinx，
Aurora 8B10B设计必须使用时钟补偿模块。 Aurora 8B10B中有热插拔逻辑，它基于接收的时钟补偿字符。 CC字符的接收表示健康链接。 如果在预定时间内没有接收到时钟补偿字符，则热插拔逻辑重置核心和收发器。 因此，这种热插拔逻辑必须具有可预测的链路性能。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
谢谢@ ashishd
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1175浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1577
评论
淘帖
3533
