微控制时钟抖动如何改善？

我有一个带有Zynq XC7Z020板载的MicroZed板，我用它来做项目。
MicroZed Board在 PCB上具有33.333MHz CMOS振荡器DSC1001DI1-033.3300T。
到现在为止，我使用那个振荡器为我的PS计时。
我使用Fabric Clock0以100 MHz（通过PLL）为PL提供时钟。
在PL中，时钟被分频以产生2MHz时钟使能信号，该信号又用于控制模拟数字转换器。
这工作正常，直到我决定董事会所做的测量不够准确（在时间轴上）。
因此，我将生成的时钟使能信号（2MHz）输出到IO-Pin，并使用示波器测量频率抖动。
抖动似乎具有高斯分布，标准偏差约为28ns。
我还测量了100MHZ时钟的标准偏差，大约是308ps。
然后我读到可以通过适当的PLL配置最小化抖动。
我还在Vivado找到了“时钟向导IP”-Block。
现在我有一些问题：
可以测量IO-Pin上时钟信号的频率抖动吗？
我是否必须考虑信号路径中的OBUFS？
我使用的测量设备本身有7.5 ps均方根抖动，应该没问题......
如果不更换33.33 MHz输入振荡器，我是否有机会减少2MHz信号的输出抖动？
假设我继续使用PS结构时钟为我的PL生成时钟信号。
如何配置PLL环路带宽？
是否还有其他方法可以通过配置改善输出信号的抖动？
关于抖动，在PS的“自定义IP”GUI中配置并不多，...
由于“时钟向导IP”有一个“最小化输出抖动”的选项，我想我可以使用该块生成抖动较少的100MHZ信号。
但是我应该将什么用作时钟向导的输入时钟？
33.33 MHz时钟连接到封装引脚E7，它已经被PS（FIXED_IO_ps_clk）使用。
此外，时钟向导无法以某种方式选择“内部时钟”。
我是否必须以某种方式断开FIXED_IO_ps_clk？
如何从FIXED_IO接口中提取该引脚？
“切片”-Block对接口没有帮助... FIXED_IO_ps_clk引脚似乎是双向的，但时钟向导的输出引脚是单向的。
在此先感谢您的帮助。
蒂莫