[问答]

一个关于AD9220时钟输入的问题

1369 AD9220

问答对人有帮助，内容完整，我也想知道答案 0 请问AD9220的DVDD用3.3V供电，CLK输入能否直接用FPGA的3.3V输出去给？还是说这块AD芯片比较特殊，它的CLK引脚是以AVDD作参考的，只能用5V信号作输入（高电平最低3.5V）？ 0 2.png (110.92 KB, 下载次数: 0) 1.png (153.83 KB, 下载次数: 0)
2020-8-22 17:24:15　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报涂图相关推荐 • 请问AD9220在用FPGA控制时是不是可以直接用PLL产生的10M时钟就可以？ 4836 • AD9220的应用电路 5555 • 求助，关于AD9220输出格式的问题 276 • ADC AD9220数据并行输出电平出现一段高的情况 2289 • 请问AD9220在时钟高电平下是不是一直采样但不转换？ 2207 • AD9220 ADC数据是并行输出，有一位数据输出的电平应该一直是低但在时钟周期内会出现一段高的情况怎么解决？ 280 • AD9220在时钟高电平下是不是一直采样但不转换，到低电平的时候才进行转换并输出？ 405 • 求助，关于AD9220的时钟和AVDD供电问题 209 • AD9220的噪声问题如何解决？ 370 • 请问AD9220AR DVDD引脚的电压必须是5V吗？ 256 1个回答