完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨@hamiltonquirino，
之前两次检查： - >你检查过锁定信号了吗？ 如果不尝试将输出设置为LED。 - >您正在使用CPU复位信号。 在KC705上，它应该是SW7。 这是一个按钮，因此它是一个有效的高重置。 从屏幕截图中可以看出，时钟向导配置了低电平有效复位。 所以我想你的时钟向导是帮助重置。 因此，输出中没有时钟。 您可以在时钟向导中更改极性。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 在原帖中查看解决方案 |
|
|
|
|
|
你好@ hamiltonquirino，
输入时钟的物理限制表明您已将时钟连接到引脚Y23和Y24。 这些是GPIO用户SMA引脚。 您是否通过某些外部振荡器将时钟物理连接到这些引脚？ 您可以通过为引脚AD12和AD11分配时钟来尝试使用系统时钟（200 MHz）吗？ 让我们知道这一变化后的情况。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
嗨@hamiltonquirino，
之前两次检查： - >你检查过锁定信号了吗？ 如果不尝试将输出设置为LED。 - >您正在使用CPU复位信号。 在KC705上，它应该是SW7。 这是一个按钮，因此它是一个有效的高重置。 从屏幕截图中可以看出，时钟向导配置了低电平有效复位。 所以我想你的时钟向导是帮助重置。 因此，输出中没有时钟。 您可以在时钟向导中更改极性。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
|
|
|
|
|
|
谢谢！
这就对了！ 我使用NOT端口来反转CPU_Reset，但显然它似乎没有工作。 我已经颠倒了时钟向导中的CPU复位，并知道我可以在示波器中看到400 MHz时钟。 再次感谢。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1433
评论
淘帖
1457
