完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
你好
我将使用7系列trasnceiver IP来生成我的测试用例。 在7系列收发器IP向导中，设置逗号对齐11_0111_1100。 在下面，当txdata_in [19：0] = 5'h0037C时，txdata_in在相同的rxdata_out中。 过了一段时间，txdata_in与rxdata_out不一样。 但是GTX曾经对齐过，为什么rxdata_out数据会发生变化？ 如何解决这个问题？ 模拟：行为 FPGA器件：xc7v2000t cntclk：50MHzsysclk：60MHz参考时钟：156.25MHz Vivado版本：2016.4 
0
|
|
相关推荐
3个回答
|
|
|
你好
我将使用RXBYTEISALIGN信号来检查逗号对齐状态。 当RXBYTEISALIGN信号有效高时，比GTX camma对齐成功。 看看没有对齐波形，RXBYTEISALIGN信号保持高电平，但txdata_in不一样rxdata_out。 如何解决这个问题？ 这是逗号对齐波形的成功： 过了一段时间，数据不对齐波形： |
|
|
|
|
|
如果我已正确理解您的设计，则无法保证CDR输入的最小转换密度。
当你通过20位计数器的各种值时，你会期望CDR锁定和解锁。 收发器不像“线” - 你不会在一端放置任意位并期望它们从另一端出来。 你必须保证一些事情： DC平衡，即大致相等的0和1位数。 平均过渡密度，即比特应该在0和1或1和0之间转换大约一半的时间。 最大运行长度，一行中最大0（或1）位数。 （我不确定实际的规格是什么。） 通常会使用一种编码，例如8B / 10B，它可以保证那些东西，但是使用额外的25％的位来执行它，或者使用64B / 66B这样的编码（当与扰码器一起使用时）几乎可以保证这些东西 ，但开销小于8B / 10B。 艾伦 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1172浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1891
评论
淘帖
1773
