1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我喜欢使用verilog,vivado2017.1设计处理器(MIPS32),设备是Virtex7 vc707。
我已经使用BRAM作为主存储器(.coe文件的init指令)在FPGA(Virtex7 vc707)上进行了仿真和实现。 它的简单CPU有:2个端口(指令地址和指令数据)3个端口(mem地址,mem数据输入,mem dataout),... 但现在我想使用SRAM DDR3作为主存储器。 这是我的解决方案: - 将我的CPU打包到IP。 - 使用MIG IP创建内存控制器以连接DDR SDRAMport。 - 接口2块BYaxi4-lite接口(cpuis axi master)。 现在我可以看到一些问题:我的 - 我的cpurun频繁66MHz,axiinterface运行可能200MHz - 如何在内存中写入指令。 - ..... 你能给我任何建议,例子或参考文件吗? 谢谢。 |
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1136浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 10:51 , Processed in 1.409889 second(s), Total 83, Slave 65 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号