1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
各位群里的大佬,有个问题想咨询下各位大佬,
我在C6678 debug模式下进行调试,在按下debug后,程序停留在main函数处,然后我查看了此时的PLL状态,发现它为bypass模式,我看了手册说RBL将PLL设置为bypass模式。我的输入晶振是100M的,也就是说此时的corepac核心的时钟是100M,那么按理说100M的corepac没法工作,为什么程序可以继续跑呢?然后我在一开始的时候进行逻辑运算,运算完成后进行时钟设置,将corepac的时钟设置为1G,在进行同样的逻辑运算,分别计算两者的时间,发现一样,也就是说我完全没必要设置时钟频率为1G,这个怎么解释? |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基于 DSP5509 进行数字图像处理中 Sobel 算子边缘检测的硬件连接电路图
3237 浏览 0 评论
790 浏览 0 评论
普中科技F28335开发板中,如何使用aic23播放由代码生成的正弦波
3670 浏览 0 评论
4431 浏览 1 评论
1371 浏览 1 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 09:03 , Processed in 0.520806 second(s), Total 71, Slave 54 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号