1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
不同的触发器(即一些在负边缘,一些在正边缘) - 应该没问题。
将它们放在两个独立的时钟上没有什么不同。 相同的触发器 - 不起作用,FPGA除I / O端口外没有双边触发器。 |
|
|
|
嗨@southernduck,
不建议在两个边缘(姿势边缘和负边缘)上驱动相同的触发器。 在姿势边缘或负边缘上单个边缘驱动触发器总是更好。即使我认为HDL编码只推荐一个边缘。 钽 sekhar |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1324浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
456浏览 1评论
2012浏览 0评论
737浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-28 03:23 , Processed in 1.925733 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号