[问答]

fpga程序烧写问题

7976 FPGA

问答对人有帮助，内容完整，我也想知道答案 1 本帖最后由致良知丶于 2020-11-25 14:41 编辑各位大佬，我自己做的一个板子用的是ep4ce15m8i7芯片，在使用JTAG烧写的时候提示Error (209014): CONF_DONE pin failed to go high in device 1，使用quartus工具JTAG chain debugger显示正常。之前用quartus13.1提示的是Error: Can't access JTAG chain，用了19.1提示的是Error (209014): CONF_DONE pin failed to go high in device 1 硬件电路没有问题，电压都正常。 1 微信图片_20201125084306.jpg (324.8 KB, 下载次数: 0)
2020-11-25 08:44:31　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报雨亦奇相关推荐 • 使用.mcs烧录FPGA后，nuclei studio烧写程序出错的原因？ 314 • FPGA烧写文件的问题 2620 • FPGA 的JTAG不能烧写 11874 • FPGA烧写 2758 • 关于FPGA烧写问题，大家来谈论下 8072 • 程序烧写的三个文件有什么区别？ 1586 • 如何控制FPGA烧写时io口的电平呢？ 4586 • 如何使用JLINK向STM32烧写程序呢 1528 • 请问TI烧写程序集中SPI烧写程序时.ais文件放在哪个目录下？ 1109* • 求助！！语音芯片怎样烧写程序？ 15563 1个回答

答案对人有帮助，有参考价值 0 重点检查CONF_DONE引脚相关状态。 //------ 1.检查CONF_DONE上拉电阻。 CONF_DONE引脚是通过外部上拉电平（推荐的接一个10k的电阻到VCCPGM），而不是FPGA芯片输出高电平。FPGA芯片只在你烧写配置文件时通过内部强制拉低，然后配置成功后释放引脚，这时引脚可以被外部上拉电平拉高。 2.检查针对FPGA进行控制的IO状态。没有特别好的方式，只能一步一步排查。

2020-11-25 09:48:41 3 评论举报卿小小_9e6 3 条评论卿小小_9e6 2020-11-25 13:40 还有一种可能，烧录模式要选择AS，否则也会报类似的错误。 //------ 假如使用JTAG模式烧写.sof没有问题，那就要查是不是烧录模式导致的；假如使用JTAG模式烧写.sof存在问题，那就要检查硬件。赞回复举报雨亦奇回复卿小小_9e6： 2020-11-25 14:34 感谢版主的回答！conf_done引脚就是通过外部上拉的电平。烧写.sof也有问题，一样不行。fpga是通过dsp给的clk信号，但是现在dsp有问题，就是fpga应该没有clk信号，这个对烧写有影响吗？赞回复举报卿小小_9e6 回复雨亦奇： 2020-11-25 15:25 理论上讲，CLK如果仅仅是FPGA运行代码需要的时钟，没有影响。你的硬件电路里，可能，DSP对FPGA包含其他的控制引脚/功能引脚，DSP状态异常的时候导致相关控制引脚的状态异常，使FPGA无法烧写程序。如果DSP没有包含针对FPGA的控制引脚，很有可能是DSP将某些电源拉低，此时建议使用示波器观察电源状态而不是万用表测量。 FPGA的控制引脚数量不多，挨个检查一下状态。（如果是BGA封装的芯片，建议先定位异常的DSP）赞回复举报