1 关于使用ps模式配制fpga - FPGA|CPLD|ASIC论坛 - 电子技术论坛 - 广受欢迎的专业电子论坛! - 德赢Vwin官网
发 帖  
[问答]

关于使用ps模式配制fpga

4199 FPGA 来自手机
2020-12-30 00:57:09   评论 分享淘帖 邀请回答 举报
2个回答
2020-12-30 10:57:37 评论

举报

2020-12-30 19:06:40 4 评论

举报

4 条评论
  • 2020-12-30 20:24

    我百度了下说的似乎quartus生成的rbf是压缩版的,这种版本是不能直接用么?主要我用示波器抓了数据来看,nSTATUS管脚也只有一开始启动的时候置低了下,之后一直是保持高电平,我试了下随便乱写几个数据进去马上这脚就会变低,说明这个检测配制数据的功能是在起作用的,也能反应出写入数据是正确的,不然已经提前报错了。所以对这问题有点纳闷了。

    卿小小_9e6 回复 h1654155946.080: 2020-12-30 20:29

    压缩版也能用。

    卿小小_9e6 回复 h1654155946.080: 2020-12-30 20:33

    你参考一下这个
    https://www.cnblogs.com/xiaomeige/p/9389795.html

    h1654155946.080 回复 卿小小_9e6: 2020-12-31 19:54

    感谢帮助,文章科普的挺细致的,不过今天试了下还是没解决问题。今天排除了硬件问题了,看看有没有其他大神给个思路呢。

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

德赢Vwin官网 网

德赢Vwin官网 论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表