[问答]

MB1504/MAX2620怎么能够实现锁相时钟频率源？

问答对人有帮助，内容完整，我也想知道答案 0 由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。如果用MB1504/MAX2620的话怎么能够实现锁相时钟频率源？ 0
2021-4-14 06:47:07　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × dsdfshf 该类别下有 7 个回答。邀请回答 fuwu1245 该类别下有 7 个回答。邀请回答 aaabbb567 该类别下有 7 个回答。邀请回答 ujsdfweer 该类别下有 6 个回答。邀请回答淡口味妻儿等我看该类别下有 6 个回答。邀请回答 vywywerwa 该类别下有 6 个回答。邀请回答 wjwierw 该类别下有 6 个回答。邀请回答 h1654155275.6823 该类别下有 6 个回答。邀请回答 vyewrewr 该类别下有 6 个回答。邀请回答 xj1223726587 该类别下有 5 个回答。邀请回答 gua6338 该类别下有 5 个回答。邀请回答 yuxiangxyz 该类别下有 5 个回答。邀请回答 60user101 该类别下有 5 个回答。邀请回答 hkzhd888 该类别下有 5 个回答。邀请回答 asd013 该类别下有 5 个回答。邀请回答 sdsgsf 该类别下有 5 个回答。邀请回答 hgimtk 该类别下有 5 个回答。邀请回答 jdstftwef 该类别下有 5 个回答。邀请回答 khvhsfw 该类别下有 5 个回答。邀请回答 clknsw 该类别下有 5 个回答。邀请回答举报李英相关推荐 • 如何用MAX2620和MB1504设计锁相频率源电路？ 1137 • 微型高稳定的锁相频率源电路设计 1286 • 有关MB1504和1648的问题 2962 • 如何采用ADF4111实现数字锁相式可调频率源的设计？ 709 • DMR终端锁相调频接收机设计方案 1854 • 怎么实现数字锁相式可调频率源？ 1190 • 怎么实现数字锁相式可调频率源？ 849 • 求各位推荐一款易于实现的锁相频率源的芯片 2544 • 浅析STM32时钟与STM32时钟源 1587 • 锁相环频率合成器的设计流程介绍 1610 2个回答

答案对人有帮助，有参考价值 0 传统的频率合成一般通过混频、倍频、分频、滤波等方式进行频率变换和组合，从而产生大量离散的稳定频率信号。这不仅使频率合成器具有庞大的体积和重量，其输出信号中的谐波、噪声及寄生频率均难以抑制，同时频率范围也将受到限制。而锁相频率合成主要是通过晶体振荡器提供的标准频率，在给定的频率范围内产生与该晶体振荡器稳定度相同的大量离散频率信号。

2021-4-14 20:04:18 评论举报张东群

答案对人有帮助，有参考价值 0 介绍用集成电路MAX2620和集总LC元件构成窄带VC0电路模块，然后同集成锁相频率合成器芯片MBl504．一起构成锁相环式低噪声、高稳定性的锁相频率源电路的设计方法。 1 整体设计方案图l所示是一个锁相环(PLL)的基本电路组成。其中REF代表参考晶体振荡器，÷R为参考分频器，PF[)为鉴频鉴相器，LPF为环路滤波器，VCO为压控振荡器，÷N为前置分频器。无线接收机中的本地振荡信号通常需要特定的频点，这往往需要设计一个窄带且相位噪声性能优越的VCO。虽然用分立晶体管、谐振回路以及缓冲放大器也可以构成VCO电路，但稳定性差、受电源及分布参数影响大、调试不方便。而MAXIM公司的MAX2620是一款较宽频率范围(l0～1050 MHz)的集成振荡器芯片，它具有高频双极工艺所特有的低闪烁噪声、低噪声系数和低寄生特点。用户可以根据自己的需要并配以适当的振荡回路，从而设计出所需中心频率的压控振荡器电路。MAX2620内部的有源器件对谐振回路的负载极轻，因而可使振荡回路具有较高的有载Q值，以用来设计窄带压控振荡器电路。 MBl504是具有吞脉冲功能的串行输人锁相环频率合成芯片，该芯片内部采用吞脉冲计数技术和鉴频鉴相技术，其T作频率可达520 MHz，因而速度快，性能稳定，与单片机接口简单，可用来实现对接收机本振信号进行方便地设置。 2 窄带VCO的设计 MAXIM公司的MAX2620是一种使用极其方便的振荡器芯片，它的内部组成原理示意图如图2所示。 MAX2620提供有一个缓冲放大输出级，能够减少负载变化对振荡器频率的影响。该芯片的供电电压范围在+2.7～+5.25V之间。由于芯片内部设有偏置电路以稳定其工作点，因而受电源波动的影响较小。MAX2620内部所并具有的电源关断能力可由SHDN端控制。两个互补输出(即OUT和OUT)可构成两个单端输出或一个差分输出。由于芯片采用是集电极开路输出，输出端需要上拉到VCC设计时可以用电感或电阻来上拉。但是对于差分输出两端均应采用相同的方式。对于5012的负载，在用电感上拉时，单端输出电平可达－6 dBm (峰一峰电压为320 mV)；而用电阻上拉时，其输出可达－10 dBm (200 mV)。本设计中的MAX2620的两路输出中，一路输出到MBl504供鉴频鉴相使用，为使稳定性更好，此路用电阻上拉而另一路输出则经过缓冲放大，作为时钟输出，为了使其输出功率更大，该路用电感上拉。事实上，MAX2620需要外接RF皆振回路以构成VCO电路，其电路如图3所示。此电路是一个典型的Colpitts电容反馈式振荡器。谐振回路在图3的左方，并经过2、3脚接入，主要包括电容C3、C4、C5和C17、谐振电感U和变容二极管Cvar，调谐电压经过电阻R2接入。 SHDN端用三针跳针分别接到Vcc和地，可用于控制电源的关断，以在调试中方便的判断谐振回路是否起振。变容管可通过C17接入谐振回路。C17值取为33 pF。经过C17后，谐振回路的等效Q将升高数倍。因此，即便采用廉价的Q和较低的变容管，也可设计出Q较高的谐振回路。谐振回路电感采用表面贴式谐振电感，该电感具有辐射干扰小、受分布电容影响小、调试方便等特点。电感值选为180 nH，当谐振频率范围为80～88 MHz时，其中心频率为84 MHz。由谐振公式可得出谐振回路的总电容Co=19．94 pF。经过调试，VCO路的具体元件参数如下： R2为20 kΩ，谐振电感L1为180 nH，C3为39pF，C4选18 pF，C5选10 pF，输出端OUT上拉电感L4选180 nH，输出端上拉电阻R4可选50 Ω。 3 MBl504与AT89C52的接口设计 MBl504的原理框图如图4所示。该芯片内含一个14位可编程参考分频器、一个分频比可选择f32或64)的双模前置分频器和一个18位的可变分频器(由7位的吞脉冲计数器和1l位的可编程计数器组成)，另外还包含一个鉴相器、一个电荷泵和两个移位寄存器和锁存器(图中未画出)。 MBl504中双模前置分频器的两种分频比可由模式控制信号决定。当模式控制信号为高电平时，分频比为P+1，当模式控制信号为低电平时，分频比为P。双模前置分频器的输出可同时驱动11位可编程计数器和7位吞脉冲计数器，它们的初值分别为N和A，可进行减计数。在吞脉冲计数器和可编程计数器未计数到零时，模式控制为高电平，双模前置分频器的输出频率为fvco／(P+1。当输入A (P+1)个脉冲周期后，吞脉冲计数器计数达到零，模式控制电平将变为低电平，同时使吞脉冲计数器停止计数。此时，可编程计数器离预置数还有N－A的数值。由于这时模式控制电平为低，分频比为P，因此，双模前置分频器的输出频率为fvco／P。之后，再经过N－A个计数周期后，可编程计数器计数也达到零，此时可输出低电平将两个可编程分频器重新预置为N和A，同时将模式控制恢复为高电平，并向鉴相器输出比相脉冲。当比相脉冲频率厂一与参考频率fr存在频差时．鉴相器处于鉴频工作方式。此时无论频差大小，系统都输出较大的电压；而当比相脉冲频率f与参考频率fr相等时，鉴相器转为鉴相工作方式。这种鉴频一鉴相工作方式扩大了环路的快捕带，缩短了频率牵引过程，从而使环路快速进入相位锁定区，最终实现快捕锁定。 MBl504可通过9脚(Clock)、10脚(Data)和11脚(LE)分别与单片机AT89C52的P1．2、P1．1、P1．0相连，其连接电路如图5所示。其中，CLOCK为时钟信号输人端，DATA为数据信号输入端。LE为数据锁存使能信号输入端。信号是串行输入的，即每输入一个时钟脉冲到CLOCK脚，就有一位数据从：DATA脚送入MBl504芯片内的移位寄存器，并由LE信号控制锁存。当LE为高电平时，储存在移位寄存器内的数据被锁存到相应的锁存器中。而当C为高电平时，锁存到15位的锁存器的设置为14位可编程参考分频器中的预置数R和前置分频器的1位分频比SW；当C为低电平时，锁存到18位的锁存器中的设置则为ll位可编程计数器中的预置数N和7位吞脉冲计数器中的预置数A。图6所示为MBl504的数据输入格式。根据MBl504的工作原理，锁相环的输出频率fvco的计算公式为： fvco=(PN+A) fvco/R (N＞A) 式中，fosc为外接晶体振荡器输人参考频率；P为前置分频器的分频比(由位SW决定)，当SW为高时，P为32；当SW为低时，P为64；N为11位可编程计数器中的预置数(范围从16～2047)；A为7位吞脉冲计数器中的预置数(范围从0～63)；R为14位可编程参考分频器中的预置数(范围从8～16383)。本设计中，频率合成器的频率范围fvco为80～88 MHz，频率间隔△f为2 kHz。参考振荡器的振荡频率fosc为4.096 MHz，参考频率fr等于合成器频率间隔△f(2kHz)，所以参考分频比R为：fosc/fr=2048,中心频率为84MHz的分频比(PN+A=fout/△f)为42000。这里采用的前置分频比模式为÷32／33，即P=32，并由此可得：N=1312，A=16。这样，改变N和A，即可改变输出频率，而改变N、R，则可改变输出频率和频率间隔。本设计的实际电路可以制作在一块50 mm×40mm的双层板上，电源电压为+3．3 V。VCO的频率覆盖范围为80～88 MHz，两路输出电平，OUT端为－l0 dBm，OUT端为－6 dBm。输出功率大于10dBm，且信号纯度很高，杂散较少。由于几种LC元件和MAX2620构成的窄带VCO具有稳定性高、受外界分布参数影响小、调试方便、体积小、价格低廉等优点。因此．由该VCO和MBl504芯片构成的锁相时钟频率源的时钟频率源稳定性高、相位噪声较低。

2021-4-14 20:04:39 评论举报李淑华