请问如何去实现基于软件无线电的信号接收模块？

1 引言
所有的无线电发射机都含有某种程度上非线性的射频功率放大器。如果被放大信号的包络是非恒定的，那么功率放大器非线性最主要的后果是产生交调失真（IMD）。目前有多种功率放大器线性化方法，前馈就是其中一种。在实际应用中，放大器特性不但与自身有关．而且还与温度、输入信号的频率以及元件老化程度等因素有关，所以前馈放大器必须具有自适应能力。
自适应前馈功率放大器由两个模块组成：射频模块和自适应控制模块。其系统整体框图如图1所示。

使用梯度信号的自适应算法在文献［1］中进行了充分论证和说明，本文主要讨论该自适应算法所需信号基于软件无线电的数字接收技术，并以应用于WCDMA系统的前馈线性功率放大器的设计为例，实现了基于软件无线电的数字中频信号的接收。由于软件无线电设计的灵活性，更换本设计的少量硬件与初始化程序设置即可实现其他无线通信系统中的信号接收功能。
2 模块实现
自适应前馈功率放大器的原理如图1所示，信号的数字接收模块需要完成Vm、Ve1、Ve2和Vo四路信号的接收；DSP处理模块分别对Vm、Ve1和Ve2、Vo进行相关运算，得到结果经过D／A变换后，分别对矢量调制器VM1和VM2进行自适应控制。基于软件无线电的自适应控制模块中多路信号数字接收处理框图如图2所示。

WCDMA系统工作频段为2 110 MHz～2 170MHz，单载波的WCDMA信号带宽为5 MHz，码片速率为3.84 Mc／s，与本文所讨论内容相关的技术指标为：谐波幅度低于-40 dBc；邻信道功率比（ACPR）优于-45 dBc（第一邻信道）、优于-50dBc（第二邻信道）。要达到上述指标，需要对A／D采样和DDC电路进行优化设计。
2.1 高速A／D采样
2.1.1 采样率f s与位数N的选择
要达到上述的谐波幅度和ACPR的指标，A／D采样所带来的噪声功率要低于技术指标。对于一个N位的ADC，信噪比SNR可近似由公式（1）给出：
SNR=6.02N+1.76+101g（ fs／2B）　　 （1）
系统处理单载波WCDMA信号为5 MHz的带宽，可以选择10～14 bit，采样率高达80 MHz的ADC。选择fs=76.8 MHz=3.84 Mc／s×20，其中，3.84Mc／s是3GPP中规定的码片速率。由公式（1）可得，SNR为73.82 dB～97.90 dB，即使考虑实际中温度等影响，也能满足上述指标。
2.1.2 中心频率fo的选择
中频采样由高速ADC完成，由于对信号在中频进行数字化。因此选用带通欠采样，用相对较低的采样速率反映信号特性，不仅可以大大降低采样速率，同时还可以完成频谱下搬移的过程嘲。
带通采样中心频率fo的选择必须满足：
fo= fs（2n+1）／4 　　（2）
其中，n取满足 fs≥2B（B为频带带宽）的正偶数（若n为奇数，会出现频谱反褶）。
因为选用f s=76.8 MHz，所以由公式（2）可得，取n=2时，中心频率fo为96 MHz。根据带通采样原理分析可得，对中心频率fo为96 MHz，带宽B为5MHz的单载波WCDMA信号进行fs为76.8 MHz的采样，频谱分布如图3所示。

由图3可知，带通采样后，中心频率为19.2MHz的信号与中心频率为96 MHz的信号是等效的，因此，后续的DDC电路只需对中心频率为19.2MHz的带通信号进行处理即可。
值得注意的是，将信号带宽为5 MHz的射频信号模拟下变频至中心频率96 MHz，需经过抗混叠滤波器，滤除干扰后，再进行高速A／D采样，以防止带通采样带来的频谱混叠。
2.2 数字下变频（DDC）
经高速ADC采样后的信号，以现有的芯片工艺水平，还无法及时进行运算处理，所以需要经过数字下变频（DDC）进行降速处理。
数字下变频由数字混频器、数字控制振荡器（NCO）和抽取滤波部分组成。NCO产生的正交本振信号输入到数字混频器，与输人信号进行混频．经混频后的信号输出到抽取滤波器以滤除倍频分量和带外信号，并进行抽取处理。
2.2.1 数字控制振荡器（NCO）
数字控制振荡器在DDC中相对比较复杂。也是决定其性能的主要因素之一。NCO的目标是产生一个理想的正弦波或余弦波，也就是产生一个频率可变的正弦波样本：
S（n）=cos［2nπ（fLO／fs）］ （n=0，1，2……） （3）
其中，fLO为本振频率，fs为DDC输入信号的采样率。
如图4所示，NCO产生的正弦波样本与信号样本相乘，即可实现数字下变频功能，将数字中频信号下变频到零中频。

AD6634的NCO结构中的频率变换部分包含两个乘法器和一个32 bit复数数字控制振荡器（NCO）。NCO作为正交本振，可产生fs／2至fs／232的振荡信号，分辨率达fs／232。
控制字NCO_FREQ是一个32 bit无符号整数，为了将中心频率为fo的信号数字下变频到DC，该控制字NCO_RFEQ=232×mod（fo／fs），在本系统设计中，由带通采样的结论可知，选择fo=19.2MH***s=76.8 MHz， 所以得出NCO_FREQ=0x40000000。
2.2.2 积分梳状滤波器（CIC）及系数可编程滤波器（RCF）的设置
数字混频后的信号具有较高的数据速率。需要进行降速抽取处理，若要实现无失真的抽取。必须设计高效的抽取滤波器以防止频率混叠。由各滤波器特性及本系统设计所需的抽取率D=76.8 MS／s／7.68 MS／s=10，采用rCIC2、CIC5和RCF三级级联抽取，实现总抽取因子D=10的降速处理。
第一级rCIC2是一个二阶CIC抽取滤波器，作为重采样滤波器，rCIC2允许主时钟和输出速率有非整数倍关系。速率变化为分数形式：RrCIC2=L／M，对rCIC2，L／M应小于或等于1，即RrCIC2≤1。可选取抽取因子M=5，插入因子L=2，因此，第一级总的抽取因子D1=5／2。
第二级CIC5是一个比rCIC2滤波特性更为陡峭的抽取滤波器，选取抽取因子D2=2。
RCF滤波器是乘积求和可编程系数抽取滤波器，数据存储器I-RAM、Q-RAM存储256个最新的分辨率为20 bit的复采样值。系数存储器C-RAM最多可以存储256个分辨率为20 bit的系数。每一个时钟用同样的系数分别对I和Q的一个抽头进行计算。最大的抽头数NTAPS可按下式计算：
NTAPS≤min［（fCLK×D3／fSAMPS），160］ （4）
式中fSAMPS为输入RCF的数据速率，抽取因子D3为8 bit，可选1～256之间的任意整数，本系统设计选择D3=2。
上述级联滤波器的幅度响应如图5所示，总的阻带衰减为60 dB左右，能够满足系统要求。

3 结束语
本文讨论了自适应前馈功率放大器中基于软件无线电的数字接收技术，构建了一个ADC+DDC+DSP硬件平台（实际应用中，可用ARM代替DSP），以WCDMA系统中单载波的前馈功率放大器的设计为例，根据要求对数字下变频及多级抽取滤波器进行优化设计，并通过仿真验证高速A／D采样和抽取滤波器的各项指标，已完成两路数字接收通道的调试。设计中采用ADC+DDC的结构，既兼顾了数据处理速度和精度，又提高了系统的适用性和扩展性。基本达到了自适应前馈功率放大器的自适应控制算法所需信号接收的要求。