如何将手头的Protel设计移植到Cadence PCB设计软件中？

1480 PROTEL

问答对人有帮助，内容完整，我也想知道答案 0 如何将手头的protel设计移植到Cadence PCB设计软件中？ Protel到Allegro转化的方法 0
2021-4-27 06:04:34　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 16 个回答。邀请回答 ChristineGu 该类别下有 16 个回答。邀请回答 HengDu 该类别下有 16 个回答。邀请回答 dfasda 该类别下有 15 个回答。邀请回答 nhonglan 该类别下有 15 个回答。邀请回答 yonglanzhang 该类别下有 15 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 muwersddg 该类别下有 14 个回答。邀请回答杀狼000 该类别下有 14 个回答。邀请回答 wenminglang 该类别下有 14 个回答。邀请回答 C880U 该类别下有 14 个回答。邀请回答 jhdfvs 该类别下有 14 个回答。邀请回答 billbian 该类别下有 13 个回答。邀请回答 a732538 该类别下有 13 个回答。邀请回答 hrtuoyu 该类别下有 13 个回答。邀请回答 hfgdzc 该类别下有 13 个回答。邀请回答 thyysbk 该类别下有 13 个回答。邀请回答凡人wlj 该类别下有 13 个回答。邀请回答 kszdj113 该类别下有 13 个回答。邀请回答飞雪9366 该类别下有 13 个回答。邀请回答举报陈晓露相关推荐 • 请问怎样将Protel的原理图转化到Capture CIS中？ 1799 • protel现在还是不是主流的PCB设计软件了？ 3442 • PROTEL到ALLEGRO的转换技术，看完你就懂了 1370 • 采用protel99 se软件的射频电路PCB设计 1605 • cadence pcb设计各层阻抗？ 3435 • PADS元件库导出的.d、.p等元件库文件可以导入Cadence吗 10931 • 求高手们推荐学习Cadence软件的好书啊 10250 • Protel/AD设计软件去除文字 3871 • PADS2.7,如何将3D封装与PCB封装绑定，然后再PCB设计时可直接调用? 12794 • 请问如何将UCOSIII系统移植到ADSPBF609建立的工程文件中？ 2070 1个回答

答案对人有帮助，有参考价值 0 　　当今IT产业的发展日新月异，对硬件设备的要求也越来越高，硬件设计师们面临如何设计高速高密度PCB的难题。常言道，工欲善其事，必先利其器，这也是越来越多的设计师放弃低端的PCB设计工具，进而选择Cadence等公司提供的高性能PCB EDA软件的原因。　　但是这种变革必然会带来这样或那样的问题。由于接触和使用较早等原因，国内的Protel用户为数众多，他们在选择Cadence高速PCB解决方案的同时，都面临着如何将手头的Protel设计移植到Cadence PCB设计软件中的问题。　　在这个过程当中碰到的问题大致可分为两种：一是设计不很复杂，设计师只想借助Cadence CCT的强大自动布线功能完成布线工作；二是设计复杂，设计师需要借助信噪分析工具来对设计进行信噪仿真，设置线网的布线拓扑结构等工作。　　对于第一种情况，要做的转化工作比较简单，可以使用Protel或Cadence提供的Protel到CCT的转换工具来完成这一工作。对于第二种情况，要做的工作相对复杂一些，下面将这种转化的方法作一简单的介绍。　　Cadence信噪分析工具的分析对象是Cadence Allegro的brd文件，而Allegro可以读入合乎其要求的第三方网表，Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求，这样就可以将Protel文件注入Allegro。　　这里有两点请读者注意。首先，Allegro第三方网表在$PACKAGE段不允许有“。”；其次，在Protel中，我们用BasName［0:N］的形式表示总线，用BasName［x］表示总线中的一根信号，Allegro第三方网表中总线中的一根信号的表示形式为Bas NameX，读者可以通过直接修改Protel输出的Telexis网表的方法解决这些问题。　　Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件，它的格式如下：　　Package： package type 　　Class:stype 　　Pincount： total pinnumber 　　Pinused：。.. 　　其中常用的是PACKAGE，CLASS，PINCOUNT这几项。PACKAGE描述了器件的封装，但Allegro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项。CLASS确定器件的类型，以便信噪分折，Cadence将器件分为IC，IO，DISCRETE三类。PINCOUNT说明器件的管脚数目。对于大多数器件，Device.txt文件中包含有这三项就足够了。　　有了第三方网表和设备描述文件，我们就可以将Protel中原理图设计以网表的形式代入到Cadence PCB设计软件中，接下来，设计师就可以借助Cadence PCB软件在高速高密度PCB设计方面的强大功能完成自己的设计。　　如果已经在Protel作了PCB布局的工作，Allegro的script功能可以将Protcl中的布局在Allegro中重现出来。在Protel中，设计师可以输出一个Place & Pick文件，这个文件中包含了每个器件的位置、旋转角度和放在PCB顶层还是底层等信息，可以通过这个文件很方便的生成一个Allegro的script文件，在Allegro中执行这个script就能够重现Protel中的布局了，下面给出了完成Place & Pick文件到Allegro Script文件转化的C++代码，笔者使用这段代码，仅用了数分钟就将一个用户有800多个器件的PCB板布局在Allegro重现出来。　　FILE fp1， fp2; 　　：：AfxMessageBox（“hello”）; 　　fp1=fopen（“pick.txt”， “rt”）; 　　if （fp1==NULL）：：AfxMessageBox（“Can not open the file！！！”）; 　　fp2=fopen（“place.txt”，“wt”）; 　　if （fp2==NULL）：：AfxMessageBox（“Can not create the file！！！”）; 　　char refdes［5］， Pattern［5］; 　　float midx，midy，refx，refy，padx，pady，rotation; 　　char tb［1］; 　　char tmp=‘“’; 　　fprintf（fp2，”%s/n“， ”# Allegro script“）; 　　fprintf（fp2，”%s/n“， ”version 13.6“）; 　　fprintf（fp2，”%s/n“， ”place refdes“）; 　　while （！feof（fp1）） { 　　fscanf（fp1，”%s“， refdes）; 　　fscanf（fp1，”%s“， Pattern）; 　　fscanf（fp1，”%f“， &midx）; 　　fscanf（fp1，”%f“， &midy）; 　　fscanf（fp1，”%f“， &refx）; 　　fscanf（fp1，”%f“， &refy）; 　　fscanf（fp1，”%f“， &padx）; 　　fscanf（fp1，”%f“， &pady）; 　　fscanf（fp1，”%s“， tb）; 　　fscanf（fp1，”%f“， &rotation）; 　　fprintf（fp2， ”fillin %c%s%c /n“，tmp，refdes，tmp）; 　　if （rotation！=0） { 　　fprintf（fp2， ”rotate/n“）; 　　fprintf（fp2， ”iangle %f/n“， rotation）; 　　}; 　　char yy=tb［0］; 　　if （yy！=‘T’） fprintf（fp2， ”pop mirror/n“）; 　　fprintf（fp2， ”pick %f %f /n“， padx，pady）; 　　fprintf（fp2， ”next /n“）; 　　}; 　　fprintf（fp2， ”done“）; 　　fclose（fp1）; 　　fclose（fp2）; 　　以上简单介绍了Protel到Allegro转化的方法，希望能对读者的设计工作有所帮助。

2021-4-27 11:04:23 评论举报朱利华