[问答]

如何去提升蜂窝网络的容量？求解

问答对人有帮助，内容完整，我也想知道答案 0 如何去提升蜂窝网络的容量？求解 0
2021-5-18 06:34:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × Dockert 该类别下有 10 个回答。邀请回答 cmh22 该类别下有 10 个回答。邀请回答 testd012 该类别下有 9 个回答。邀请回答 wupei1024 该类别下有 9 个回答。邀请回答报纸弟弟麦花该类别下有 9 个回答。邀请回答 nvhwyrwerw 该类别下有 9 个回答。邀请回答 tutu10 该类别下有 9 个回答。邀请回答 milly888 该类别下有 9 个回答。邀请回答 scmywkf 该类别下有 8 个回答。邀请回答 st94wo 该类别下有 8 个回答。邀请回答 04860860686 该类别下有 8 个回答。邀请回答 vtwterwer 该类别下有 8 个回答。邀请回答 kingnet_52040 该类别下有 8 个回答。邀请回答 wyerwwr 该类别下有 8 个回答。邀请回答 hanyan533 该类别下有 8 个回答。邀请回答 LDF7803 该类别下有 7 个回答。邀请回答 zhuo85 该类别下有 7 个回答。邀请回答宋小辉1 该类别下有 7 个回答。邀请回答 73723fsdfw 该类别下有 7 个回答。邀请回答 asd008 该类别下有 7 个回答。邀请回答举报李欣相关推荐 • 60 GHz回程链路的蜂窝容量怎么提升？ 2285 • 小型蜂窝基站的实现 2170 • 小蜂窝基站在LTE网络中有什么作用？ 945 • 浅析蜂窝移动物联网 2168 • 蜂窝网络详解 4438 • 小蜂窝基站在LTE网络中有什么大作用 1935 • 如何通过蜂窝网络建立快速互联网连接？ 252 • 小蜂窝异构组网在TD-LTE的应用 1412 • 小型蜂窝的速度和数量问题，不看肯定后悔 1239 • 多核心射频技术将微波容量提升至新高境界 1781 1个回答

答案对人有帮助，有参考价值 0 　　基于赛灵思Zynq SoC的完整60GHz双向数据通信方案可提供小蜂窝回程市场所需的性能和灵活性。　　全球蜂窝网络上对数据不断增长的需求迫使运营商想方设法在2030年前将容量提升5，000倍。要实现这一目标，需要将信道性能提升5倍，频谱分配提高20倍，蜂窝基站数量增加50倍。　　许多此类新型蜂窝网络都将布置在室内，因为这里是流量的主要来源，而光纤则是将流量回传到网络的优先选择。但还有许多户外场合无法连接光纤或光纤连接成本过高，对于这种情况而言，无线回程是最可行的替代方案。　　现可使用5GHz的免费频段，而且无需提供视距路径。但是，该带宽有限且由于流量和天线方向图大，无疑会受到该带宽其他用户的干扰。　　对准备用于满足容量需求的数以千计的户外蜂窝而言，60GHz的通信链路正在稳步兴起，将成为提供此类回程链路的有力竞争者。该频段也属于免费频段，但与6GHz以下的频段不同，它包含高达9GHz的可用带宽。此外，高频支持使用很窄的天线方向图，这样可在一定程度上提高抗干扰性。　　由赛灵思和讯泰微波（Hittite Microwave，现属美国模拟器件公司（ADI）的子公司）共同开发的完整60GHz双向数据通信链路具有出色的性能和灵活性，能够满足小蜂窝回程市场的要求（图1）。赛灵思负责开发该平台的数字调制解调器部分，而AD公司则负责开发毫米波射频部分。　　如图1所示，创建该链路需要两个节点。每个节点包含一个发送器（配备一个调制器）及其相关的模拟发射链和一个接收器（配备一个解调器）及其相关的模拟接收链。　　调制解调器卡与模拟和分立器件相集成。其包含振荡器（DPLL模块），可确保频率综合的精度，并且所有的数字功能均在FPGA或SoC中执行。这种单载波调制解调器内核可支持从QPSK到256QAM的调制，信道带宽高达500MHz，能够实现高达3.5Gbps的数据率。该调制解调器还可同时支持频分双工（FDD）和时分双工（TDD）传输方式。　　稳健可靠的调制解调器设计方法能降低本地振荡器的相位噪声影响，而采用功能强大的LDPC编码技术可改善性能和链路预算。　　毫米波调制解调器　　赛灵思毫米波调制解调器解决方案可帮助基础架构厂商为其无线回程网络开发成本优化的高度灵活的可定制链路。该解决方案主要面向赛灵思Zynq®7000全可编程SoC或Kintex®-7 FPGA器件，两者均属于赛灵思“领先一代”的28nm产品系列。　　赛灵思解决方案具有完全的自适应性，其功耗低，尺寸小，可用于部署室内和全户外点对点链路以及点到多点微波链路。与其芯片产品一样，赛灵思的毫米波调制解调器解决方案发展路线图也极具前瞻性，使运营商能够独特地部署可扩展的现场可升级的系统。　　图2进一步显示了实现在Zynq SoC平台上的数字调制解调器的细节。平台的可扩展处理系统（PS）位于可编程逻辑（PL）旁边，其内置带有集成式存储器控制器和供外设使用的多标准I/O的双ARM® Cortex™-A9内核。　　该片上系统（SoC）平台高度灵活。在本案例中，其用来执行各项数据和控制功能并实现硬件加速。图2所示的是集成式毫米波调制解调器解决方案以及配套的PHY、控制器、系统接口和包处理器。但是，用户可以根据所需的架构插入、更新或移除不同的模块。例如，用户可以选择实现XPIC组合器，这样可以将该调制解调器与另一个调制解调器以交叉极化模式加以使用。该解决方案实现在PL中，使用串行解串器和I/O作为各个数据路径的接口，比如调制解调器与包处理器之间的接口、包处理器和存储器之间的接口、调制解调器彼此之间的接口或DAC/ADC的接口。　　该赛灵思调制解调器IP核的一些其它重要特性还包括：通过自适应编码和调制（ACM）功能实现的能够保持链路连续工作的自动无损和无误状态切换、　　　　图1：完整双向通信链路的高级方框图　　　　图2：用于无线调制解调器应用的All Programmable SoC 　　可改善RF功率放大器效率和线性的自适应数字闭环预校正（DPD）、能够保持时钟同步的同步以太网（SyncE）以及Reed-Solomon或低密度奇偶校验（LDPC）前向纠错（FEC）。可根据设计要求选择FEC功能。LPDC FEC是无线回程应用的默认选择，而对于去程等低时延应用而言，Reed-Solomon FEC则更加适合。　　LDPC实现经高度优化，并利用FPGA的并行性可完成编码器和解码器的计算工作。结果可使SNR实现显著改善。您可通过改变LDPC内核的迭代数量来应用不同级别的并行性，进而优化解码器的尺寸和功耗。此外，您还可根据信道带宽和吞吐量约束条件为解决方案建模。该赛灵思调制解调器解决方案还配套提供强大的图形用户界面（GUI），用于实现显示和调试，并可提供信道带宽选择、调制方式选择等高层功能和硬件寄存器设置等底层功能。为让图1所示的解决方案实现3.5Gbps的吞吐量，该调制解调器IP核需要以440MHz的时钟速率运行。它将5个千兆位收发器（GT）用于连接接口，以支持ADC和DAC，并把另外一些GT用于10GbE有效载荷或CPRI接口。　　毫米波收发器芯片组　　2014年末，ADI推出了自己的第二代硅锗（SiGe）60GHz芯片组，其针对小蜂窝回程应用进行了大幅改进和优化。 HMC6300发送器芯片是一款完整的模拟基带转毫米波上变频器。其采用以250MHz步进覆盖57到66GHz的改进型低相位噪声频率综合器，可支持至少64QAM的调制。输出功率已经提升到大约16dBm线性功率，同时集成式功率检测器可监测输出功率，使其不超出法规限制水平。　　该发送器芯片可提供对IF和RF增益的模拟或数字控制。在使用更高阶调制的情况下，有时需要模拟增益控制，因为对幅度调制而言，离散增益改变可能会出错，导致出现误码。通过使用内置SPI接口可为数字增益控制提供支持。　　对于需要在窄带信道中进行甚至更高阶调制的应用而言，可以向发送器中加入拥有更低相位噪声的外部PLL/VCO，同时为内部合成器加设旁路。图3显示的是HMC6300的方框图。　　　　图3：HMC 6300 60GHz发送器IC方框图　　该发送器能支持高达1.8GHz的带宽。选配的MSK调制器可实现速率高达1.8Gbps的低成本数据传送，而无需使用高成本、高功耗的DAC。　　HMC6301接收器芯片作为该器件的辅助器件，经过类似的优化能够满足小蜂窝回程的严苛要求。该接收器可将输入P1dB大幅提升到-20dBm，并将IIP3显著提升到-9dBm，从而处理短距链路，因为此时碟形天线的高增益会在接收器输入端产生高信号电平。　　其它特性包括：最大增益设置下低至6dB的噪声因数；可调低通和高通基带滤波器；与发送器芯片中的新型综合器相同，且能在57GHz到66GHz频段支持64QAM调制的综合器；对IF和RF增益的模拟控制或数字控制。　　图4显示了HMC6301接收器芯片的方框图。请注意，该接收器还包含一个AM检测器，用以解调开关键控（OOK）等幅度调制。此外，其还可提供FM鉴频器，用以解调简单的FM或MSK调制。　　　　图4：HMC6301 60GHz接收器IC方框图　　这就是用于为QPSK恢复正交基带输出和解调更复杂的QAM调制的IQ解调器之外的附加功能。HMC6300发送器和HMC6301接收器两者均将采用4x6mm BGA型晶圆级封装。它们将分别命名为HMC6300BG46和 HMC6301BG46，并定于2015年初提供样片。这些表面安装的器件可实现射频板的低成本制造。　　图5所示的是实例毫米波调制解调器和射频系统的方框图。除FPGA、调制解调器软件和毫米波芯片组外，该设计还包含一些其它组件。这其中包括AD9234双信道12位1Gsps ADC；AD1944四信道16位最高2.8Gsps发送器DAC；以及HMC7044超低抖动时钟合成器（可支持ADC和DAC IC上使用的JESD204B串行数据接口）。　　演示平台　　赛灵思和ADI共同创建了一款演示平台实现方案，其采用位于赛灵思KC705开发板上的基于FPGA的调制解调器，配备包含ADC、DAC和时钟芯片的业界标准FMC电路板，以及两个射频模块评估板（图6）。该演示平台包括用于调制解调器控制和视觉显示功能的笔记本电脑和用于复制典型毫米波链路路径损耗的可变RF衰减器。　　该赛灵思KC705开发板采用可运行WBM256调制解调器固件IP核的Kintex-7 XC7K325T-2FFG900C FPGA。开发板上的业界标准FMC夹层接插件可用于连接基带板和毫米波射频板。　　毫米波模块可迅速插入到基带板上。模块具备用于60GHz接口的MMPX接插件以及用于可选配外部本地振荡器的SMA接插件。　　该平台包含在频分双工连接的每个方向对应的250MHz信道中演示高达1.1Gbps点对点回程连接所需的全部硬件和软件。　　　　图5：使用赛灵思和ADI IC实现的实例参考设计　　　　图6：工作中的演示平台　　模块化和可定制化　　由于基于FPGA的平台能够实现高度模块化和可定制化，可为OEM厂商降低总拥有成本，因此FPGA越来越广泛地应用于各种无线回程解决方案中。此外，由于赛灵思7系列FPGA/SoC产品系列和高性能宽带IP核功耗明显下降，预计赛灵思的毫米波调制解调器解决方案将成为小蜂窝回程应用领域的领跑者。赛灵思FPGA和SoC非常适用于高速节能设计，并且其高速GT则可高效实现宽带通信和切换功能。赛灵思解决方案扩展能力出色，能够支持从运行在数百兆位速率的低端小蜂窝回程产品到同一硬件平台上速率为3.5Gpbs的回程产品的多种产品变化。　　对于射频部分而言，收发器现已集成到基于芯片的IC中，并封装成表面安装的器件，便于实现低成本制造。ADI的毫米波芯片组可满足小蜂窝部署的无线回程需要，并在功耗、尺寸、灵活性和功能方面稳占市场领先地位。此外，ADI还可提供行业最佳数据转换器和时钟管理IC，这都是该完整解决方案的关键组成部分。两家公司通力合作，旨在推动这一先进技术在整个行业中的广泛应用。

2021-5-18 09:55:48 评论举报杜亚琼