【星核计划】FPGA大赛答疑汇总帖

FPGA

FPGA大赛系列直播

6月9日 14:00

直播：星核计划-FPGA大赛技术分享

点击报名→ http://t.elecfans.com/live/1577.html

6月10日 10:00

直播：深度解读原厂FPGA底层架构与IDE工作流程

点击报名→ http://t.elecfans.com/live/1576.html

“星核计划”FPGA大赛第二期答疑汇总帖

一、星核计划作品上传地址：

//www.hzfubeitong.com/project/contest/2021fpga/index.html

二、星核计划开发板选择：

本次大赛会为参赛者免费提供MiniStar开发板，如有特殊需求申请其他开发板请与工作人员联系。

扫码添加微信

三、难题解答：

本次大赛由高云官方技术专家作为指导，为各位开发者解答难题。各位开发者可以将遇到的问题留言在本帖下方，会有专家为您解答。

四、大赛奖项
一等奖（1名）奖金5000+Combat 55k开发板（价值2499元）+高云原厂认证优秀开发者/团队
二等奖（2名）奖金2000+Combat 55k开发板（价值2499元）+高云原厂认证优秀开发者/团队
三等奖（3名）奖金500+Combat 18k开发板（价值799元）+高云原厂认证优秀开发者/团队
优秀作品奖（10名）奖金100元

五、开发者交流群

星核计划--高云半导体开发者交流群
QQ群：808770961

尚文清 · 2021-5-18 10:19:32

云源的软件license该如何申请呢？

孙成红 · 2021-5-18 10:19:54

小蜜蜂的psram使用例程如何找呢？

郝埃连 · 2021-5-18 10:50:37

Ministar开发板按照官方教程一直没有得到初始化好的信息，该如何解决呢？

LL-LING宁 · 2021-5-18 17:02:32

Ministar 板子上的 psram 一直没有调通，一直都是不能 init 完成，灯一直是灭的，该如何解决呢？

杨平 · 2021-5-18 17:05:21

M3硬核的SPI时钟有啥办法调低？目前我这边CPU时钟给的36M ，8分频之后4.5M，想要在弄低一点咋搞？

jjll652 · 2021-5-19 09:23:26

SPI 库文件有问题，时钟分频有个系数宏应该定义错了，我拿示波器抓过时钟

改过之后就正常了

贾虎世 · 2021-5-20 09:44:22

Ministar开发板gw1nr和gw1n是不是引脚兼容的？

蛙蛙蛙 · 2021-5-20 13:47:19

关于星核计划的FPGA开发板问题可以先看开发板的资料：https://bbs.elecfans.com/jishu_2059261_1_1.html

李娜 · 2021-5-21 16:42:21

想请问一下GW1NSR-4C，最少需要几路电源？

juju宇哥 · 2021-5-24 10:13:42

请问一下ministar开发板是否带网口呢？

蛙蛙蛙 · 2021-5-24 10:26:44

本帖最后由蛙蛙蛙于 2021-5-24 10:29 编辑

Gowin官网技术文档地址：http://www.gowinsemi.com.cn/down.aspx?FId=n14:14:26
关于FPGA的技术文档都可以到官网查找

jf_81640013 · 2021-5-24 10:41:40

你好，我看了MiniStar开发板提供了外设IO，能否用这些IO口来扩展LAN接口？
我本次也参赛了，计划是设计一款ADC采集，并能通过LAN口上传至采集PC端上位机，这个是产品开发过程的一部分，打算用全国产化，网络后期可以方便使用POE供电和集中管理，如如果MiniStar开发板能扩展外部LAN口能否给出相应的指导文档，谢谢。

wsjun · 2021-6-4 16:57:06

官网申请license，没有回应。如何联系技术支持？

juju宇哥 · 2021-6-7 18:05:54

新手，有一段马达运行的程序，现在需要控制马达运行2分钟以后，自动停止，请大佬帮帮忙，谢谢！
always@(posedge clk or negedge reset)
if(!reset)
begin
PWM_clear_ctrl <= 32'd0;
end
else if(start_clear_control)
begin
if(PWM_clear_ctrl == 218000) //110Hz //调周期 //24MHz
PWM_clear_ctrl <= 32'd0;
else
PWM_clear_ctrl <= PWM_clear_ctrl + 1'b1;
end else

always@(posedge clk or negedge reset)
if(!reset)
begin
clear_ctrl <= 1'b0;
end
else if(start_clear_control)
begin
if(PWM_clear_ctrl < 21800 ) // 调占空比 10900
clear_ctrl <= 1'b1;
else
clear_ctrl <= 1'b0;
end else
clear_ctrl <= 1'b0;

搜索历史

【星核计划】FPGA大赛答疑汇总帖

相关推荐

14条评论

评论

精选推荐

热门帖

站长推荐/6