[问答]

怎样对PCIe应用中的时钟分配进行优化？求解

问答对人有帮助，内容完整，我也想知道答案 0 如何优化PCIe应用中的时钟分配？ 0
2021-5-24 06:44:45　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × Dockert 该类别下有 10 个回答。邀请回答 cmh22 该类别下有 10 个回答。邀请回答 wupei1024 该类别下有 9 个回答。邀请回答报纸弟弟麦花该类别下有 9 个回答。邀请回答 nvhwyrwerw 该类别下有 9 个回答。邀请回答 tutu10 该类别下有 9 个回答。邀请回答 milly888 该类别下有 9 个回答。邀请回答 testd012 该类别下有 9 个回答。邀请回答 st94wo 该类别下有 8 个回答。邀请回答 04860860686 该类别下有 8 个回答。邀请回答 vtwterwer 该类别下有 8 个回答。邀请回答 kingnet_52040 该类别下有 8 个回答。邀请回答 wyerwwr 该类别下有 8 个回答。邀请回答 hanyan533 该类别下有 8 个回答。邀请回答 scmywkf 该类别下有 8 个回答。邀请回答 zhuo85 该类别下有 7 个回答。邀请回答宋小辉1 该类别下有 7 个回答。邀请回答 73723fsdfw 该类别下有 7 个回答。邀请回答 asd008 该类别下有 7 个回答。邀请回答 gramsoup 该类别下有 7 个回答。邀请回答举报张亮相关推荐 • 怎么使用一个多点信号分配PCIe时钟？ 1910 • 怎么使用一个多点信号来分配PCIe时钟？ 2456 • 化PCIe应用中的时钟分配方法 3682 • 如何解决PCIe采集卡在3588J开发板无法进行大容量高端BAR Memory空间分配的问题 1990 • 6678通过pcie进行boot时，PC无法写bar空间 7548 • 输入抖动约束是否对PCIe源时钟有效？ 2189 • 请问PCIe模式如何查看VPU内存分配情况？ 304 • 如何改进FPGA时钟分配控制？ 2081 • 基于Virtex-5 LXT FPGA的PCIe端点该怎样去设计？ 1622 • 单个外部振荡器到多个GTP 1078 1个回答

答案对人有帮助，有参考价值 0 　　随着数据速率的提升，参考时钟需求也在不断提高。本文将重点介绍参考时钟需求。　　PCIe 参考时钟（RefClk）规范可针对 3 种不同架构定义，分别是：数据时钟、独立 RefClk 以及通用 RefClk。每个架构都具有特定的滤波器函数。在接收器时钟数据恢复输入端出现的有效抖动是接收器及发送器 PLL 带宽与 RefClk 抖动频谱所涉及峰值之差的函数。此外，它还取决于 RefClk 架构。　　在独立 RefClk 架构中，发送器（TX）与接收器（RX）都可接收独立的 RefClk。这会导致严格的抖动需求，而且不能应用扩展频谱时钟（SSC）。　　在数据时钟架构中，单个 RefClk 可连接至发送器，而接收器则使用来自数据流的嵌入式时钟信号。时钟数据恢复（CDR）电路可提取数据流中的时钟。它最大限度地缓解了抖动要求，而且也可应用 SSC。但是，这是一种相对较新的标准，很多器件都不支持。　　最佳备选标准（也是最常用的标准）是通用 RefClk 架构。它不仅可向发送器与接收器提供相同的 RefClk，而且还支持可减少电磁干扰（EMI）的 SSC，其实施非常便捷。这种架构的缺点是 RefClk 需要满足不足 12ns 的偏移需求。下列是通用 RefClk 架构及其应用实例。　　表 2：应用滤波器函数后的通用 RefClk 抖动规范　　　　服务器卡等通用 PCIe 应用包含几个构建块。系统的核心是根联合体，其代表 I/O 系统的根。根联合体连接 CPU 和存储器，可能具有多个 PCIe 端口。此外，它还包含开关和 PCIe 端点（例如显卡）。I/O 系统的所有组件都要符合发送器／接收器与 RefClk 的抖动要求。如果所有构建块都兼容于第 3 代 PCIe，那么都要达到 1ps rms 的 RefClk 要求（图 1）。　　　　图 1：解决方案 1：支持第 3 代 PCIe 通用 RefClk 抖动限制的服务器卡实例　　图 1 所示系统可使用一个 7 输出时钟生成器实现。这种实施方案最终可能需要一个以上基于时钟生成器的时钟树解决方案，因为还需要生成其它系统时钟。系统时钟生成器可为千兆位以太网器件、SATA 控制器、DDR 时钟等生成参考时钟。在图 2 中，RefClk 生成器由时钟缓冲器取代。这不仅可简化时钟树，而且还可提供成本更低、空间更优化的解决方案。　　表 3：解决方案 1 与解决方案 2 以及空间与成本的对比　　　　　　图 2：解决方案 2：使用 LMK00338 等 RefClk 缓冲器的服务器卡实例容　　在使用缓冲器分配 RefClk 时，需要考虑缓冲器引起的附加抖动。附加抖动的定义是器件本身对输入信号产生的额外抖动量，计算方法是：　　　　假设噪声过程是随机的，而且输入噪声与输出噪声无关。缓冲器的抖动输出可通过该公式计算：　　　　LMK00338 是一款超低附加抖动 PCIe 时钟缓冲器。对于第 3 代 PCIe 应用而言，一般具有 30fs rms 的附加抖动。表 3 是应用不同 PCIe 滤波器函数时的附加抖动性能。　　表 4：LMK00338 的附加抖动性能　　　　CDCM6208 等第 3 代 PCIe 高性能时钟生成器可提供具有 160.66fs rms 抖动（2MHz 至 5MHz 滤波器）的 RefClk。如果对该时钟进行分配，LMK00338 会向 RefClk 信号增加 25fs rms 的抖动。使用以上计算公式计算出的输出抖动仅为 162.54 fs rms（表 5）。在最坏的情况下，RefClk 生成器可能具有 999fs rms 的抖动，使用 LMK00338 不会超出第 3 代 PCIe 的抖动限值。　　表 5 是未应用 PCIe 滤波器函数时 LMK00338 的附加抖动性能。由于具有 77 fs rms 的低附加抖动（集成带宽：12kHz 至 20MHz），因此该缓冲器适用于大部分使用 HCSL 信号传输技术的高性能时钟应用。另外还提供更小的 4 输出版本。　　表 5：低抖动 RefClk 源（CDCM6208）驱动的时钟缓冲器的效果。　　　　多个服务器卡中存在的共同问题是电源噪声问题。噪声可能来自多个噪声源，首先是开关电源，以及 CPU、ASIC 或 FPGA 等数字电路。电源旁路将帮助过滤掉其中一部分噪声，而剩下的噪声则将影响器件性能。在剩余噪声影响时钟分配器件电源时，会导致窄带相位调制以及时钟输出的幅度调制。　　在 100kHz 至 10MHz 的噪声频率范围内，LMK00338 可在 100MHz 输出频率下表现出低于 -75dBc 的优异电源纹波抑制（PSRR）特性。这种噪声抗扰度将帮助简化电源旁路，是 LMK00338 的另一大重要优势。　　以上分析表明，只要 RefClk 生成器符合抖动要求，就可以放心大胆地在通用 RefClk 系统中使用超低附加抖动时钟缓冲器。　　此外，LMK00338 的通用输入级不仅可接收任何差分或单端信号，而且还可将其转换为 8 HCSL 输出。对于第 4 代 PCIe 而言，最大 RefClk 抖动可假定为远远小于 1ps rms。因此，支持缓冲的通用 RefClk 架构将更适合更严格的较新 PCIe 标准。

2021-5-24 16:55:43 评论举报谢昌火