[问答]

如何去设计一款高性能的PHS射频收发器芯片？

2072 PHS 射频收发器芯片

问答对人有帮助，内容完整，我也想知道答案 0 如何去设计一款高性能的PHS射频收发器芯片？ 0
2021-6-1 06:50:52　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cmh22 该类别下有 10 个回答。邀请回答 Dockert 该类别下有 10 个回答。邀请回答 tutu10 该类别下有 9 个回答。邀请回答 milly888 该类别下有 9 个回答。邀请回答 testd012 该类别下有 9 个回答。邀请回答 wupei1024 该类别下有 9 个回答。邀请回答报纸弟弟麦花该类别下有 9 个回答。邀请回答 nvhwyrwerw 该类别下有 9 个回答。邀请回答 wyerwwr 该类别下有 8 个回答。邀请回答 hanyan533 该类别下有 8 个回答。邀请回答 scmywkf 该类别下有 8 个回答。邀请回答 st94wo 该类别下有 8 个回答。邀请回答 04860860686 该类别下有 8 个回答。邀请回答 vtwterwer 该类别下有 8 个回答。邀请回答 kingnet_52040 该类别下有 8 个回答。邀请回答 h1654155958.0499 该类别下有 7 个回答。邀请回答 60user118 该类别下有 7 个回答。邀请回答 chunlan83768 该类别下有 7 个回答。邀请回答 n73483852 该类别下有 7 个回答。邀请回答黄明康01 该类别下有 7 个回答。邀请回答举报李进锋相关推荐 • DA PHS射频收发器芯片怎么设计？ 2498 • 怎么设计高性能PHS射频收发器芯片？ 946 • 射频收发器有什么芯片？ 6871 • 基于微处理器和射频收发芯片的短距离无线数据传输系统设计 1009 • 如何采用RF收发器实现体内通信系统的设计？ 1288 • 巨微MS1581低功耗蓝牙无线收发器介绍 1616 • 如何设计一款基于高性能DSP芯片的同步可调式双筒望远数码相机？ 1188 • 如何采用超低功率RF收发器芯片实现体内通信系统的设计讨论 1667 • 全面了解基于射频捷变频收发器AD9361的软件定义无线电解决方案 2904 • 高性能射频接收器IC RDA5880有什么优点？ 2019 1个回答

答案对人有帮助，有参考价值 0 　　随着PHS协议的扩展，PHS在系统和业务上也不断推出新的亮点，如无缝切换、机卡分离和QBOX灵通无绳业务，这些新业务的推出将成为PHS未来发展的强大驱动力。针对PHS系统对手机的新技术需求，锐迪科微电子（RDA）公司开发出基于全新RF收发结构的单芯片收发器及集成天线开关的高效率功放模块。本文介绍RDA PHS射频收发器芯片的设计方法。　　在中国，PHS作为固定市话网的一种补充和延伸，在发展初期以其较低的收费模式，成为固网运营商快速抢占市场的利器。随着PHS协议的扩展，目前PHS终端除了能够实现固定电话的所有功能外，还可以支持包括转移呼叫、多方通话、语音信箱等功能，同时它还具备移动电话的一些功能，例如越区漫游、无线上网、定位和ISDN等多种业务。此外，PHS在系统和业务上也不断推出新的亮点，如无缝切换、机卡分离和QBOX灵通无绳业务，这些新业务的推出势必将成为PHS未来发展的驱动力。　　PHS系统所面对的目标市场以中低端客户为主，终端用户对PHS手机的价格敏感程度大大高于GSM及CDMA系统。随着通信市场中GSM、CDMA等各个系统竞争的加剧，以及全新的3G系统一步步邻近，PHS手机的生产成本对于PHS手机厂商和运营商而言更加敏感。　　　　锐迪科微电子PHS手机射频前端解决方案。　　但在PHS手机解决方案方面，恰恰事与愿违。虽然PHS系统投入运营已历经了十年的发展，但由于它在日本市场的失败，提供终端芯片方案的日本厂商已经长期不再对终端方案芯片进行优化和改进设计，这种情况对于射频前端收发器更为突出。现有的收发器芯片由于在系统结构上采用了传统的两次变频收发结构，因此在集成度方面具有明显的技术劣势。这已经成为PHS手机厂商进行新机型开发和降低整机成本的主要障碍。　　PHS系统不断进步的同时，系统厂商对射频收发机的指标也提出更为严苛的要求，许多指标远高于协议规定。例如在QBOX应用中，母机与子机之间的距离可能非常近，这导致输入信号功率很大，因此要求接收机有较高的线性度，保证各级电路不发生非线性失真。另外，由于PHS手机输入信号动态范围较大，必须使用AGC电路，以使基带接口处的信号基本保持恒定幅度。为了减小AGC稳定时间，加上传统的PHS基带芯片不直接进行功率检测，AGC环路必须全部集成在接收机端，并向基带提供RSSI。此外，为了满足手机无缝过境切换的要求，PLL要具有极快的锁定时间，这个时间只相当于GSM系统同类指标的1/8。　　为此锐迪科微电子公司开发设计了PHS射频芯片组，由射频收发芯片（RDA5205）和功放/开关模块（RDA5212）两颗芯片构成了完整的PHS手机射频前端解决方案。其中，收发芯片RDA5205是一颗全集成单芯片PHS收发器，由于采用了先进的近零中频（LOW-IF）接收结构，并将PLL电路包括VCO和环路滤波器等全部集成在片上，因此具有集成度高、外围元件少和易于使用等特点。RDA5212功放/开关模块在系统应用中具有良好的带外抑制功能，天线处及功放输出端都无需传统方案中所必须的射频声表滤波器（SAW）。　　整体射频解决方案除了RDA5205、RDA5212外，仅需要一个单端转双端的射频滤波器、一个TCXO、一个LDO以及少量外围阻容元器件。如此高的集成度使RDA PHS射频方案的外围器件数只相当于传统方案的1/5，PCB面积相当于传统方案的1/3～1/4。在降低PHS手机的成本的同时，RDA PHS射频芯片组保证了新版PHS手机无缝切换等新射频指标的要求，使应用该射频芯片组的手机产品具有极高的性价比，大大提升了终端产品的市场竞争力。　　锐迪科微电子PHS手机射频前端主要组成部分如下：　　（1）接收链路　　接收机采用近零中频架构。该架构既避免了超外差架构需要片外SAW滤波器、成本高、不易单片集成等问题，又避免了零中频架构直流偏移、1/f噪声等问题。可以说，近零中频架构规避了上述两种架构的缺点，同时又继承了超外差架构性能优异以及零中频架构适合单片集成等优点。　　天线接收到信号，经过开关以及单转双射频滤波器，滤掉一部份的带外干扰。然后经过LNA放大，混频器正交下变频（低LO）到中心频率为二分之一信道带宽（即150kHz）。这个中频的选择主要考虑到其镜像信道（+300kHz）是“干净”的，即PHS系统中有用信道的左右两个相邻信道不会被分配。另外，电路中采用了低噪声技术，使得1/f转折频率被大大压低，减少了对SNR的影响。下变频后的信号经过复数滤波，进一步滤掉带外干扰并进行部分的信道选择。PGA在AGC控制下将信号幅度放大到合适数值，并使ADC留有足够的空间来容纳信道外的强拦截（blocker）和衰减。图中红框部分代表DSP，它首先将信号下变频到基带，然后进行信道选择滤波。处理完毕的信号经过DAC转变成模拟基带IQ信号。RDA5205提供三种接收基带接口：第一种是将模拟基带信号上变频到10.8MHz IF，传统的基带都采用该接口；第二种是模拟基带接口；第三种是150kHz基带接口。后两种接口主要满足新一代PHS基带的要求。　　（2）发射链路　　发射机采用直接上变频架构。基带IQ信号首先通过低通滤波器对信道频谱进行约束，然后正交上变频到射频。射频VGA提供60dB的动态范围，且具有0.5dB/步长的分辨率。信号再经过PA驱动器放大并完成双端转单端，然后驱动PA。最终信号经过开关，由天线发射出去。　　（3）频率综合器　　频率综合器采用分数N PLL。参考频率等于TCXO频率，即19.2MHz，环路滤波器可以选取比较高的带宽，以减少稳定时间，从而满足系统无缝切换的要求。由于PLL采用了RDA独立开发的全新技术，因此使得包括环路滤波器在内的所有PLL电路都能集成在芯片上。　　基带控制：基带通过标准3线控制收发芯片、功放和开关，各种控制包括：初始设置、自动校准、工作状态切换、设置PLL频率和TX APC控制等。　　RDA5205采用中芯国际0.18um 1P5M CMOS工艺实现，采用标准QFN封装，封装尺寸只有6×6mm。对于射频芯片设计而言，相对于BiCMOS工艺，CMOS工艺更具有价格优势。RDA一直致力于CMOS技术的研究，由于采用了新的电路技术和隔离技术，使得CMOS收发芯片在低噪声、数模混合、防串扰等方面丝毫不逊色于同类BiCMOS芯片。

2021-6-1 15:07:42 评论举报冷静