AHB总线由哪些部分组成?分类有哪几种？

1014 单片机嵌入式硬件 asic

问答对人有帮助，内容完整，我也想知道答案 0 AHB总线由哪些部分组成?分类有哪几种？ 0
2022-2-16 07:03:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 20 个回答。邀请回答新星之火12138 该类别下有 18 个回答。邀请回答 wang21cj 该类别下有 17 个回答。邀请回答 hgimtk 该类别下有 16 个回答。邀请回答科源机电该类别下有 15 个回答。邀请回答 liutiefu 该类别下有 15 个回答。邀请回答 kghfh 该类别下有 14 个回答。邀请回答 chm5 该类别下有 13 个回答。邀请回答 dgfdf 该类别下有 13 个回答。邀请回答 723662364d 该类别下有 13 个回答。邀请回答一巷清苑该类别下有 13 个回答。邀请回答小华同学该类别下有 12 个回答。邀请回答 jsqueh 该类别下有 12 个回答。邀请回答红旧衫该类别下有 12 个回答。邀请回答早知该类别下有 12 个回答。邀请回答 Ehunt 该类别下有 12 个回答。邀请回答张峰9998 该类别下有 12 个回答。邀请回答 hy381 该类别下有 12 个回答。邀请回答 ggfvxv 该类别下有 12 个回答。邀请回答 YOYOOO 该类别下有 12 个回答。邀请回答举报郭大相关推荐 • 直流电机是由哪几部分组成的？ 1366 • 动力主电路是由哪几部分组成的？ 3891 • 单相半波整流电路是由哪些部分组成的？ 1153 • 伺服控制系统有哪几种控制方式 2794 • DSP_TMS320F28335主频时钟是由哪些部分组成的 1283 • STM32的最小系统主要由哪几个部分组成 5313 • STM32F4多层总线矩阵结构由哪几部分组成？ 1098 • STM32的总线结构主要是由哪几部分组成的？ 4627 • STM32F407时钟树是由哪些部分组成的 1116 • 无刷电机的控制方式分为哪几种？ 1700 1个回答

AMBA（Advanced Microcontroller Bus Architecture，高级微控制器总线结构）定义了嵌入式微处理器的通信标准，可以将RISC系列处理器集成在FPGA,ASIC的集成环境当中用于构建SOC系统，是ARM公司提出的开放性的片上总线标准，它是用来连接芯片内核和集成环境当中其他元件的连接线，并非芯片或者SOC与外部连接的接口，其具有高速度低功耗等特点。
根据AMBA总线的发展主要分为以下总线协议：

AHB

ASB

APB

AXI

      AHB高级高性能总线，通常用于CPU和高性能设备之间的交互，其可以连接微处理器，芯片上或芯片外的内存模块和DMA等高效率模块；
      ASB常用于高性能系统模块间的交互，在实际使用中和其他的总线协议相比，并不是太常用；
      APB高级外设总线，通常用于外挂低速外设，比如UART,SPI,TIMER,KEY,BOTTLE等低速外设；
      AXI高级可拓展总线是一种面向高性能、高带宽、低延迟的片内总线，现在常用来在FPGA中当作高性能总线，支持突发传输，具有双向握手协议，读写地址分离，能够支持初始延迟较高的外设，连线较多；

总线	AXI	AHB	APB
总线宽度	8、16、32、64、128、256、512、1024	32、64、128、256	8、16、32
地址宽度	32	32	32
通道特性	读写地址通道，读写数据通道均独立	读写地址通道共用，读写数据通道分离	读写地址通道公用，读写数据通道分离
体系结构	多主/从设备，含仲裁机制	多主/从设备，含仲裁机制	单主设备/多从设备，无仲裁机制
数据协议	支持流水/分裂传输支持猝发传输支持乱序访问字节/半字/字大小端对齐非对其操作	支持流水/分裂传输支持猝发传输支持乱序访问字节/半字/字大小端对齐不支持非对其操作	一次读/写传输占两个时钟周期不支持突发传输
传输方式	支持读写并行操作	不支持读写并行操作	不支持读写并行操作
时序	同步	同步	同步
互联	多路	多路	无定义

AHB总线的组成：
Master：能够发起读写操作，提供地址和控制信号，同一时间只有一个master被激活。
Slave：给定的范围内对读写操作作相应，并对Master返回成功，失败或者等待状态。
Arbiter：仲裁，在多个Master要响应时进行仲裁，保证只有一个Master在工作，仲裁协议是规定的，但是仲裁算法可以根据应用决定。
Decoder：负责对地址进行译码，提供片选信号到各Slave。
所有的AHB都需要一个仲裁其一个中央解码器。
AHB的传输分为两个阶段：地址周期，只有一个cycle，数据周期，由HREADY信号决定需要几个cycle，采用流水线传送：先是地址周期，然后是数据周期；
AHB和AXI都支持Burst突发传输，但两者存在差异，在AHB总线的突发传输协议中，AHB需要一次突发传输的所有地址，地址和数据需要对应，后一次传输需要在前一次传输完成后才能进行。
但AXI线只需要一次突发的首地址，一个首地址后面跟着多个数据，后面多个数据的地址自动在首地址后面递增，而且在传输过程中，可以连续发好几个首地址，然后所有数据交错传递，利用该特征可以大大提供总线利用率。
AHB总线和AXI总线都适用与高性能，高带宽的SOC系统，但AXI线更加灵活，AXI支持乱序传输，提高SOC系统的灵活性，读写通道可以并行传输，多个数据可以交错传递，所以在目前的SOC系统中大多以AXI线为主。
APB总线主要应用在低带宽的外设上，比如UART,SPI,I2C,KEY,BOTTLE等，APB的架构没有多主设备一说，总线的唯一主设备就是APB桥，有AHB2APB的桥，也有AXI2APB的桥，也有AXI2AHB的桥，具体使用时可以根据所需具体使用，APB总线架构不需要仲裁器和，在读写上不遵从流水的形式，读和写只需要2个周期，其控制逻辑较为简单用一个状态机即可说明；
系统初始化位IDLE状态，没有任何传输操作，也没有选中任何从模块。
传输进行时，PSELx=1，PENABLE=0，系统进入SETUP，并只会停留一个周期，PCLK上升沿到来系统进入ENABLE状态。
系统进入ENABLE状态，维持SETUP，PSEL，PWRITE不变，并将PENABLE置1，传输只会在ENABLE状态维持一个周期，经过SETUP与ENABLE状态之后就已经完成传输，如果没有传输要进行，就进入IDLE状态等待，如果有连续的传输，则会进入SETUP状态。