1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本文是FPGA通过SPI接收的数据做出应答的模块,比如改变ADC采样率,将ADC采集的数据放在RAM中和从RAM中取出再发送给单片机
module samplingCtrl ( input clk, input rstn, input [31:0] FCW, //频率控制字,是由单片机发送过来的 input en, //采样使能控制信号,是由单片机发送过来的 input [11:0] AD9226_Din_0, //AD9226模块0采样后转换出来的数字量 input [11:0] AD9226_Din_1, //AD9226模块1采样后转换出来的数字量 input [11:0] AD9226_Din_2, //AD9226模块2采样后转换出来的数字量 input [6:0] rd_addr, //读RAM地址,是由单片机发送过来的 output reg clk_sampling_1, //AD9226模块0时钟,由频率控制字控制 output reg clk_sampling_2, //AD9226模块1时钟,由频率控制字控制 output reg clk_sampling_0, //AD9226模块2时钟,由频率控制字控制 output reg [11:0] AD9226_Dout_0, //从RAM0中读出的AD9226模块0采集的数据,将来发送给STM32 output reg [11:0] AD9226_Dout_1, //从RAM1中读出的AD9226模块1采集的数据,将来发送给STM32 output reg [11:0] AD9226_Dout_2, //从RAM2中读出的AD9226模块2采集的数据,将来发送给STM32 output reg busy //判断一组采样(设置的是1024个点或者512个点)是否完成 ); localparam OFFSET_VALID = 7'd0; //RAM偏移地址可以过滤掉采集的前几个不太正常的数据,但是一般数据都是正常的,这个功能暂时不开启 wire clk_sampling; //ADC模块的采样时钟 reg [1:0] r_en; wire pos_en; reg [1:0] r_clk_sampling; wire pos_clk_sampling; wire neg_clk_sampling; reg wr_en; |
|
|
|
只有小组成员才能发言,加入小组>>
3323 浏览 9 评论
3000 浏览 16 评论
3498 浏览 1 评论
9073 浏览 16 评论
4093 浏览 18 评论
1198浏览 3评论
614浏览 2评论
const uint16_t Tab[10]={0}; const uint16_t *p; p = Tab;//报错是怎么回事?
603浏览 2评论
用NUC131单片机UART3作为打印口,但printf没有输出东西是什么原因?
2343浏览 2评论
NUC980DK61YC启动随机性出现Err-DDR是为什么?
1902浏览 2评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-31 00:07 , Processed in 0.996769 second(s), Total 49, Slave 40 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号