HDMI桥接芯片 TC358860XBG

CMOS数字集成 电路单晶硅
移动外围设备
概述：

TC358860XBG将嵌入式显示端口（eDPTM）视频流转换为MIPI®DSI流。 在TC358860XBG中有四个eDP主链路通道，它们可以在1.62,2.16,2.7,3.24,4.32或5.4 Gbps /链路上切换，以接收高达17.28 Gbps（5.4 Gbps * 0.8 * 4）的视频流。 4数据通道双链路DSI Tx可以发送高达8 Gbps（1 Gbps * 4 * 2）的视频流。
对于带宽（BW）<4 Gbps的输入视频流，TC358860XBG可以通过单个DSI链路输出视频数据，或者执行左右线分割，以输出带有双DSI链路的视频数据流。 对于BW要求在4 Gbps和8 Gbps之间的输入视频流，需要使用左右线分割和双DSI链路使用。
TC358860XBG提供了一种压缩引擎，以2：1的比率压缩视频数据。 这使TC358860XBG能够在eDP Rx接收4K @ 60fps视频流，压缩并发送到双DSI链路4K面板进行显示。 在DSI面板中预计有一个压缩机。
主机/ eDPTx通过使用其AUX通道（I2C over AUX）控制/配置TC358860XBG芯片。 TC358860XBG还为主机控制/配置/命令DSI面板提供邮箱注册/命令队列。 在主机写入命令队列后，TC358860XBG启动DSI“命令包”与DSI面板 通信。
或者，外部I2C主机可通过I2C总线配置TC358860XBG。 命令队列地址也可以通过I2C总线访问，这意味着主机可以使用I2C访问命令队列，这反过来控制DSI面板参数。
请注意，主机不能同时使用AUX ch。 和用于寄存器设置的I2C总线。
特性：
●TC358860XBG遵循以下标准：
MIPI联盟规范显示串行接口（DSI）版本1.1，2011年11月22日
MIPI联盟规范D-PHY版本1.1，2011年11月7日
VESA DisplayPort标准版1.2a，2012年5月23日。
VESA嵌入式DisplayPort标准版本1.4 2013年2月28日
●eDP接收器
比特率@ 1.62,2.16,2.7,3.24,4.32或5.4Gbps，电压摆幅@ 0.2至1.2V，预加重电平@ 3.5dB。
eDP主链路中有四个通道，可以在1，2或4通道配置中运行。
支持单流传输（SST），而不是多流传输（MST）
能够进行完整和快速链接培训
标称位速率为1 Mbps的AUX通道。
支持的视频输入数据格式：RGB666和RGB888
绝对最大像素速率为600 Mpixel / s。
支持替代加扰器种子重置（ASSR）用于内容保护，不支持HDCP加密。
- 系统设计人员可以将ASSR_Disable Pad连接到GND，防止eDPTx（源设备）禁用ASSR模式TC358860XBG。
- 换句话说，当ASSR_Disable焊盘接地时，源设备不能将eDP_CONFIGURA tiON_SET寄存器（DPCD地址0010Ah，bit 0）的ALTERNATE_SCRAMBER_RESET_ENABLE位清零为0。
无音频SDP，多点触摸和背光DPCD寄存器支持
支持24,25,26和27MHz的REFCLK。
●DSI发送器
双数据通道DSI链路，数据通道0有双向支持。每个链路可用于1，2，3或4数据通道配置。 最大速度为1.0 Gbps /通道。
无深色支持，视频输入数据格式：RGB666和RGB888
- TC358860XBG对RGB888视频流执行抖动到RGB666面板
- TC358860XBG将RGB666视频流（RGB [5：0]{RGB [5：0]，RGB [5：4]）的MSB位附加到RGB888面板
不支持隔行视频模式。
具有左右分割的双链路：DSI0携带eDP Rx视频流的左半部分数据，DSI1携带右半部分数据
- DSI0可以分配/编程到DSITx端口。
- 每一半的最大长度限制为2048像素加上高达32像素重叠。
- DSI0和DSI1之间的偏移（DSI1延迟到DSI0）可以通过寄存器
为eDP主机/发射器提供控制TC358860XBG及其面板的路径。
内置彩条发生器，用于验证没有eDPRx输入的双DSI链接。
在eDPRx端口连续接收视频流时，DSITx以视频模式工作。
●视频功能
压缩引擎：2到1压缩4k2k分辨率
魔方
调试的彩条输出
●I2C从端口
支持正常（100 kHz），快速（400 kHz或1 MHz，如果SysClk运行在25 MHz）模式。
外部I2C主机可以访问TC358860XBG内部和DPCD寄存器以及读/写DSI面板寄存器（通过DSI链路）。
支持地址自动递增。
TC358860XBG从站端口地址为0x68（二进制1101_000x），其中x = 1用于读取，x = 0用于写入。 从机地址可通过弱上拉电阻更改为0x0E（二进制0001_110x），以在引导时引脚GPIO0。
● 电源
MIPI D-PHY 1.2 V
核心，MIPI D-PHY和eDP-PHY 1.1 V
eDP-PHY：1.8 V
I / O：1.8 V或3.3 V（所有IO引脚必须具有相同的功率水平）
HPD输出焊盘1.8 V或3.3 V
●功耗（典型条件）
126 mW
- 条件：输入5.4 Gbps eDP 1通道，输出DSI端口4数据通道，全高清@ 60fps分辨率，24 bpp
●封装
65引脚FBGA封装，0.5 mm球距
5 x 5平方毫米