完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我是刚开始学FPGA，现在对其verilog语言还不是很懂。下面题目：设计一个十进制的加法计数器，功能包含复位信号，置位信号，每个时钟的正跳变沿计数器加一。计数0-99即可。请帮忙给个参考的程序。 
0
|
|
相关推荐
3个回答
|
|
|
module add99(clk,rst_n,out);
input clk; input rst_n; output[6:0] out; reg[6:0] out_r; always @(posedge clk or negedge rst_n) begin if(!rst_n) //低电平有效复位 out_r <= 7'b0; else if(out_r == 7'b1100011) //满99清零重新计数 out_r <= 7'b0; else out_r = out_r + 1'b1; end assign out = out_r; endmodule 没调试过，楼主自己调试一下，不行再说 |
|
|
|
|
zhang-yuan-feng 发表于 2012-5-26 10:34 波形怎么不加？ |
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2408 浏览 0 评论
1882 浏览 49 评论
6018 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2915
评论
淘帖
4631
