1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我尝试将RTT移植到Vitis2019.2工程中,硬件平台为Zynq Ultrascale+ MPSoC ZU3EG 的自制板子。我已经移植了RTT源码/bsp/zynqmp-r5-axu4ev,和/libcpu/arm/zynqmp-r5,/src源码,/include头文件,以及/components中的必要组件。我正确的设置了各头文件的工程路径,但在Vitis2019.2工程中Build时报错大量错误,大多都是头文件找不到,变量重复定义等。 |
|
相关推荐
3个回答
|
|
我玩 Zynq Ultrascale+ 的时候,直接用 scons 编译出 elf,然后在 Vitis 里面直接选择加载这个 elf 就可以玩了
|
|
|
|
根据您的回答,我的理解是,我应该直接在bspzynqmp-r5-axu4evapplications下添加并编写PS端用户应用代码,然后直接用 scons 编译出 elf 文件,作为 bif 的第 3 个文件。整个开发、编译过程都不使用 Vitis 界面?
然后用 Vivado 导出的硬件平台,通过 Vitis 创建 FSBL 工程,编译生成 fsbl.elf 文件,作为 bif 的第 1 个文件。 再用 Vivado 导出的 .bit 文件作为 bif 的第 2 个文件。 再用上述 3 个文件,通过 Vitis 生成 BIN 文件。 是这样吗? |
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
529 浏览 0 评论
AI模型部署边缘设备的奇妙之旅:如何在边缘端部署OpenCV
2000 浏览 0 评论
tms320280021 adc采样波形,为什么adc采样频率上来波形就不好了?
1174 浏览 0 评论
1674 浏览 0 评论
1439 浏览 0 评论
74744 浏览 21 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 21:48 , Processed in 0.627713 second(s), Total 75, Slave 57 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号