1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在使用 NUCLEO-L552ZE-Q 并制作了一个非常简单的测试电路来测试漏极开路输出信号。我将引脚配置为漏极开路输出,没有上拉或下拉,信号通过 1K 电阻上拉至 3.3V。当我设置引脚时,我在 1K 电阻的底部看到一个 3.3V 信号探测,当我清除引脚时,我看到一个 0V 信号。这与我的预期相反?是否有一些反相缓冲器连接到 FET 的栅极?
|
|
相关推荐
1个回答
|
|
这是预期的行为。如果你设置推挽输出模式,这显然是应该的方式。当您设置开漏时,唯一的区别是上面的 PMOS fet 始终处于开路状态(高阻抗)。
另请参阅 AN4899 应用说明“用于硬件设置和低功耗的 STM32 GPIO 配置”。 |
|
|
|
只有小组成员才能发言,加入小组>>
请教:在使用UDE STK时,单片机使用SPC560D30L1,在配置文件怎么设置或选择?里面只有SPC560D40的选项
2720 浏览 1 评论
3236 浏览 1 评论
请问是否有通过UART连接的两个微处理器之间实现双向值交换的方法?
1807 浏览 1 评论
3645 浏览 6 评论
6033 浏览 21 评论
1334浏览 4评论
209浏览 3评论
196浏览 3评论
对H747I-DISCO写程序时将CN2的st-link复用为usart1,再次烧录时无法检测到stlink怎么解决?
350浏览 2评论
STM32G474RE芯片只是串口发个数据就发烫严重是怎么回事?
442浏览 2评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 16:04 , Processed in 1.136409 second(s), Total 46, Slave 40 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号