完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
|
本帖最后由 zealsoft 于 2023-1-30 14:23 编辑
感谢“
电子发烧友网”和米尔电子公司提供了本次MYD-JX8MMA7
开发板的评测机会。上次介绍了该开发板的基本情况和
ARM开发环境的构建，今天来看看其
FPGA部分。MYC-JX8MMA7核心板及开发板采用NXP i.MX8M Mini及Xilinx Ar
tix-7处理器，四核 Cortex-A53、Cortex-M4、Artix-7 CPU，1.8GHz主频。MYC-JX8MMA7核心板及开发板是基于
ARM+FPGA处理架构，以ARM处理性能为主，FPGA作为辅助的系统。
一、概述
MYD-JX8MMA7 硬件平台采用 Xilinx Artix®-7 XC7A25T 器件，2 万 3 千逻辑门、256MBDDR3 SDRAM、一路 PCIE、dvp 摄像头接口，SD 卡，SFP 接口以及一路QSPIFLASH 接口。该处理板的FPGA和ARM接口采用PCIE方式。在ARM的Linux环境下使用lspci命令可以查看PCIE的接口参数。
厂商提供了3个FPGA的例子：
在几个例子中，都提到了RIFFA。RIFFA 是一个集成了DMA 读写功能的模块，而且 RIFFA 模块提供了TX 和 RX 读写接口，因此用可以直接操作 RIFFA 的读写接口，从而来控制 PCIE 模块的读写，有了 RIFFA 模块大大降低了 FPGA 工程师操作 PCIE 模块的难度，降低了后续的 PCIE数据交互时的操作复杂度。
二、RIFFA框架
RIFFA (Reusable Integration Framework for FPGA Accelerators)是加利福尼亚大学圣迭戈分校提供的一个开源框架，自2013年推出以来一直受到工程届的广泛关注。其代码可以从官方网站下载：
https://github.com/KastnerRG/riffa。RIFFA 2.0的作者之一Matthew Jacobsen在其个人网站上（
https://sites.google.com/a/eng.ucsd.edu/matt-jacobsen/riffa/riffa_2_0）也有一些相关介绍。
RIFFA 支持 Windows 和Linux、Altera 和 Xilinx，具有 C/C++、Python、
matlab和 Java 的绑定。适配Xilinx和Intel的FPGA，支持PCIe2.0设计中对底层硬件进行了抽象，用户使用的过程中无需关注底层的硬件，同时上层软件将PCIe的操作抽象为读和写操作，用户直接调用函数即可。
RIFFA 2.0的架构如下图所示。
在FPGA侧，每个用户提供RX和TX两个FIFO接口，用户只需要根据时序对两个FIFO进行操作即可，完全不用考虑PCIE复杂的接口。RIFFA最多支持12个用户通道，虚拟出来的用户通道可以同时读写。
在主机侧，RIFFA的作者提供了驱动程序和库文件的源代码，米尔科技针对该开发板进行了驱动和库的适配，直接调用即可。主机侧的编程非常容易，就像读写文件一样使用fpga_open打开文件，使用fpga_send和fpga_recv进行数据的发送和接收。下面是最简单的C语言例子。
RIFFA 2.0在FPGA侧的接口也进行了简化，下面是接收和发送的时序。
RIFFA官方提供了近60页的文档，详细介绍了相关配置的问题。
三、测试结果 由于手上没有合适的JTAG线，无法烧写FPGA程序。有关测试结果等过几天拿到线再贴上来。 
0
|
|
相关推荐
1个讨论
|
|
|
今天终于把JTAG线搞定了。板上有20pin的JTAG接口和6pin的简易JTAG接口。由于20pin的接口针间距和我们使用的不同，所以用杜邦线连接了6pin的端口。刚开始连接jtag接口后发现无法识别板子，后来对照了原理图，才发现厂商的定义和我们的习惯不太一样。下面是原理图中的定义。
烧写了厂商demo中自带的MIA702_Gen1x4If64.bin之后，回环测试结果是这样的： testutil 2 0 0 1024000 words sent: 1024000 words recv: 1024000 recvBuffer[0]: 1023999 recvBuffer[1]: 1024000 recvBuffer[2]: 3 recvBuffer[3]: 4 recvBuffer[4]: 5 recvBuffer[5]: 6 recvBuffer[6]: 7 recvBuffer[7]: 8 recvBuffer[8]: 9 recvBuffer[9]: 10 recvBuffer[10]: 11 recvBuffer[11]: 12 recvBuffer[12]: 13 recvBuffer[13]: 14 recvBuffer[14]: 15 recvBuffer[15]: 16 recvBuffer[16]: 17 recvBuffer[17]: 18 recvBuffer[18]: 19 recvBuffer[19]: 20 send bw: 364.248964 MB/s 10.724121ms recv bw: 219.810414 MB/s 17.770996ms 最后的数值表示读写FPGA的速度和时间。 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
【米尔-国产瑞芯微RK3568开发板试用体验】烧写Debian镜像以及显示设置
804 浏览0 评论
【米尔NXP i.MX 93开发板试用评测】02.使用QT开发推流器
488 浏览0 评论
国产芯上运行TinyMaxi轻量级的神经网络推理库-米尔基于芯驰D9国产商显板
229 浏览0 评论
【米尔-全志T527开发板评测试用】开发板上电与连接WIFI
919 浏览0 评论
961 浏览0 评论
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1940
评论
淘帖
605
