1 IP CORE 之 RAM 设计- ISE 操作工具 - FPGA|CPLD|ASIC论坛 - 电子技术论坛 - 广受欢迎的专业电子论坛! - 德赢Vwin官网

发帖

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

[经验]

IP CORE 之 RAM 设计- ISE 操作工具

FPGA技术江湖

2023-4-10 16:43:04

876 RAM

0

本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPGA设计方法及设计思想的同时，实操结合各类操作软件，会让你在技术学习道路上无比的顺畅，告别技术学习小BUG卡破脑壳，告别目前忽悠性的培训诱导，真正的去学习去实战应用，这种快乐试试你就会懂的。话不多说，上货。

IP CORE 之 RAM 设计- ISE 操作工具

本篇实现基于叁芯智能科技的SANXIN -B02 FPGA开发板，如有入手开发板，可以登录官方淘宝店购买，还有配套的学习视频。

随机存取存储器(random access memory，RAM)又称作"随机存储器"。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储单元的工作原理，随机存储器又分为静态随机存储器(Static RAM，SRAM)和动态随机存储器(Dynamic RAM，DRAM)。在FPGA内部的存储块为SRAM。

设计要求

设计一个深度为256，宽度为8的RAM。不需要初始化内容。

设计原理

RAM，此种存储器支持写操作，支持读操作。在存储器建造时，可以进行初始化数据，也可以不进行初始化数据。RAM的初始化文件也是coe文件，原理和ROM类似。

由于设计RAM深度为256，故而地址的宽度为8位。

RAM工作原理为，在时钟上升沿采样到rden为1时，将addr所指示的存储空间的数据进行输出；在时钟上升沿采样到wren为1时，将wdata存储到addr所指示的存储空间中去。

架构设计和信号说明

此模块命名为ram_test。my_ram为ip core。

调用 ip core 之 RAM

建好工程之后，右键点击工程，选择New Source，新建IP核。

找到对应路径，命名为my_ram。

打开IP核库之后，搜索Block Memory即可看到我们的RAM。

点击Next。

点击Finish。

点击Next。

选择默认的Single Port RAM。点击Next。

数据位宽为8，数据深度为256。Enable选择Always Enable。点击Next。

此界面的数据初始化我们不需要做，因为RAM的数据是我们自己写入的，不是提前固化好的，所以这个界面我们保持默认点击Next。

复位端口同样不使用，如果需要，可以勾选上。我们这里保持默认点击Next。

点击Generate。

顶层设计

顶层负责调用my_ram，例化文件在ipcore_dir -> my_ram.veo中。

设计代码为：

RTL仿真

在某些地址中，写入一些数据，然后读出来。由于写进去后，还需要读出来，所以地址不在使用随机值，固定在0,100,200,255地址写入随机值。

仿真代码为：

经过设置后，进行RTL仿真。

通过波形图中，可以看出，在地址为0时，写入数据为36；在地址为100时，写入数据为129；在地址为200时，写入数据为9；在地址为255时，写入数据为99。经过一段时间后，对上述几个地址进行读取，输出的数据与写入数据相同（输出时，输出数据要比地址晚两拍）。

只看该作者 淘帖0 举报

相关推荐

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

通过vivado来实现串口通信（Verilog语言）

1307 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4

1038 浏览 0 评论
如何使用CAN通信如何实现对变频器的控制？

2382 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

2087 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

2349 浏览 0 评论

热门帖

高速总线背板设计

1868 浏览 49 评论
新技术VPX VME64总线介绍

6007 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

德赢Vwin官网网

德赢Vwin官网论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航