1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
使用 SerDes 协议 F236 时,我们希望使用 SG2 作为 1000BaseKX。根据参考手册的表 19-1,SerDes bank 1 的所有通道都映射到 PLL1。在这种情况下,PCIe4 支持 Gen3,PCIe1、2 和 3 也都映射到 PLL1。
根据 19.4.2 SerDesxPLLnCR0 部分,DLYDIV_SEL 必须设置为 01 以启用 FRATE_SEL/16。输入 PLL1 参考时钟设置为 100MHz。 问题是
|
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
1932个成员聚集在这个小组
加入小组我的项目我做主,使用GN+Ninja来完成构建系统(VSCode开发RT106X)
36419 浏览 0 评论
NXP IMX8应用处理器快速入门必备:技巧、使用、设计指南
4841 浏览 1 评论
6105 浏览 1 评论
6815 浏览 0 评论
NXP i.MX6UL开发板(linux系统烧录+规格+硬件+模块移植)使用手册
4247 浏览 0 评论
642浏览 2评论
求助,S32G上Core M启动后如何让Core A在Flash指定位置加载uboot?
639浏览 2评论
ESP32-WROVER-IE + LAN8720以太网,GPIO0电压只有1.6v,无法正常进入spi flash boot模式如何解决?
640浏览 2评论
求分享适用于PN7160 Android的NFC工厂测试应用程序
727浏览 2评论
841浏览 2评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 00:15 , Processed in 1.033678 second(s), Total 75, Slave 59 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号