[问答]

在FPGA的开发中如何对inout信号进行赋值？

问答对人有帮助，内容完整，我也想知道答案 0 在FPGA的开发中，如何对inout信号进行赋值？ 0
2023-4-23 14:25:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报河神大人相关推荐 • INOUT信号问题 2194 • 是否可以将一个inout端口直接连接到另一个inout端口？ 8107 • 用modelsim进行仿真时，编写testbench，inout信号应该如何处理 4065 • 地图奇怪警告：MapLib：23检测到信号xxx短路 2067 • 信号赋值与变量赋值的区别在哪？ 2024 • 【verilog每日一练】“inout” 双向端口类型的使用 1668 • inout 怎么仿真 4915 • ADT7410的ack信号无应答是怎么回事？ 315 • FPGA在阻塞赋值中说是前边赋值阻塞后边赋值，但是看波形是同时变化 1053 • 如何利用现成FPGA开发板进行ASIC原型开发？ 1696 1个回答

答案对人有帮助，有参考价值 0 可以使用verilog语言 1、inout端口不能被赋值为reg型，因此，不能用于always语句中。 2、if等条件语句只能用于initial语句及always语句。 3、因此，对于inout端口的逻辑判断，要用到？：条件表达式，来控制高阻的赋值 4、需要有一个中转的寄存器，这样，在always语句中，才可以将输入的信号赋给输出（用inout代替纯output） 5、高阻态不要用于芯片内部，应该用逻辑引到引脚处，然后用高阻来实现。举个例子 input db2； output db1； inout db； input le； input clk; //le为控制信号，1时，将db的值赋给db1，0时，将db2的值赋值个db reg db_reg; assign db = (le)? 1'bz : db_reg; always @ (posedge clk)begin if(le) db1 <= db; else db_reg <=db2; end 以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。 FPGA一般来说比ASIC（专用集成电路）的速度要慢，实现同样的功能比ASIC电路面积要大。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件)。

2023-4-23 14:25:34 评论举报李明