1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
FPGA中通过查找表实现组合逻辑,因此计算一个或门的延时,就是一个查找表的延时。
这个延时一般和楼主提供的350ps是处于同一个量级的,具体大于或者小于依不同的FPGA速度等级而定。高端FPGA的查找表延时应该都小于这个值,中低端的可能大于,也可能小于,具体要查阅器件对应的datasheet。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2376 浏览 0 评论
1874 浏览 49 评论
6010 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 22:48 , Processed in 0.361358 second(s), Total 39, Slave 33 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号